555定时器
上传时间： 2014-06-29
上传用户：dajin
简单明了的VHDL程序实现24小时计时时钟！
上传时间： 2013-11-02
上传用户：nem567397
FPGA全局时钟约束(Xilinx)
上传时间： 2013-10-10
上传用户：stampede
赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下，该解决方案都能保留时序结果。
上传时间： 2015-01-02
上传用户：wutong
提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。
上传时间： 2015-01-02
上传用户：bhqrd30
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2013-11-20
上传用户：563686540
定时程序控制器用于气缸、电磁阀等各种类型的设备控制，接线简单，用表格设置的方法代替编程方法，适合不熟悉编程的人员使用，初次使用者可参考本说明。
上传时间： 2015-01-02
上传用户：苍山观海
定时程序控制器用于气缸、电磁阀等各种类型的设备控制，接线简单，用表格设置的方法代替编程方法，适合不熟悉编程的人员使用，初次使用者可参考本说明。
上传时间： 2014-02-13
上传用户：佳期如梦
TD 文本显示器上显示实时时钟
上传时间： 2013-10-08
上传用户：daguda
试目的LPC1114在深度睡眠模式下，采用低频看门狗时钟作为系统，开启定时器，实现控制器的周期性唤醒，以及此方案下的功耗测试。注：由于LPC1114在深度睡眠模式下只能通过13个GPIO引脚进行唤醒（PIO0_0 ~ PIO0_11和PIO1_0），但是在很多应用场合需要使用定时器周期性唤醒CPU，本测试既是针对此需求提出一种解决方案。
上传时间： 2013-11-08
上传用户：mqien
