密钥扩展模块的接口如图4.4。clk为系统时钟，kld为输入的加载信号，key为输入的128位密钥数据，wo_0, wo_1, wo_2, wo_3分别为输出的密钥列
标签： 4.4 clk 密钥扩展 模块
上传时间： 2014-01-14
上传用户：royzhangsz
并串转换器：将并行输入的信号以串行方式输出，这里要注意需先对时钟进行分频，用得到的低频信号控制时序，有利于观察结果（可以通过L灯观察结果）
标签： 转换器 并行 信号 串行方式
上传时间： 2013-12-21
上传用户：jiahao131
接口如下所示：clk：时钟输入端，此信号是串行扫描的同步信号； data_control[7..0]：8个分别控制数码管显示的输入信号； led_addr[7..0]：对8个数码管进行串行扫描的输出控制信号； seg7_data[6..0]驱动7段数码管各显示段的输出信号；
标签： clk 接口 时钟 输入端
上传时间： 2014-01-07
上传用户：qq21508895
数字时钟主要由：分频器、扫描显示译码器、六十进制计数器（或十进制计数器与六进制计数器）、十二进制计数器（或二十四进制计数器）电路组成。在整个秒表中最关键的是如何获得一个精确的1Hz计时脉冲，除此之外，整个数字时钟还需要有启动信号和置数信号，以便使数字时钟能随意停止和启动
标签： vdhl 数字时钟 报告
上传时间： 2017-08-22
上传用户：15873863579
信号与系统分析及MATLAB实现 超清书签版
标签： MATLAB 信号与 系统分析
上传时间： 2013-05-15
上传用户：eeworm
《信号与系统》MATLAB教程
标签： MATLAB 信号与系统 教程
数字信号处理课件 PDF格式
标签： 数字信号处理
上传时间： 2013-04-15
交大电气-信号与系统分析课件 PPT版
标签： 电气 信号与 系统分析
上传时间： 2013-06-12
上传时间： 2013-06-10
信号与系统(第二版)
标签： 信号与系统
