使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义：Etch Delay：与常说的飞行时间(Flight Time)意义相同，其值并不是从仿真直接得到，而是通过仿真结果的后处理得来。请看下面图示：图一为实际电路，激励源从输出端，经过互连到达接收端，传输延时如图示Rmin，Rmax，Fmin，Fmax。图二为对应输出端的测试负载电路，测试负载延时如图示Rising，Falling。通过这两组值就可以计算得到Etch Delay 的最大和最小值。
上传时间： 2013-11-05
上传用户：VRMMO
Allegro学习笔记之3—电源层、地层分割
上传时间： 2013-11-15
上传用户：9牛10
layout中电源和地的处理
上传时间： 2013-11-13
上传用户：xiaozhiqban
本文详细的介绍了开关电源PCB布线指南，对从事开关电源电路设计者有一定的借鉴。
上传时间： 2013-10-19
上传用户：fac1003
开关电源的PCB布线设计
上传时间： 2013-10-27
上传用户：jennyzai
开关电源的朋友注意啦
上传时间： 2013-11-16
上传用户：偷心的海盗
开关电源的PCB设计规范与方法
上传时间： 2013-10-28
上传用户：MATAIYES
印刷电路板（PCB）设计解决方案市场和技术领军企业Mentor Graphics（Mentor Graphics）宣布推出HyperLynx® PI（电源完整性）产品，满足业内高端设计者对于高性能电子产品的需求。HyperLynx PI产品不仅提供简单易学、操作便捷，又精确的分析，让团队成员能够设计可行的电源供应系统；同时缩短设计周期，减少原型生成、重复制造，也相应降低产品成本。随着当今各种高性能/高密度/高脚数集成电路的出现，传输系统的设计越来越需要工程师与布局设计人员的紧密合作，以确保能够透过众多PCB电源与接地结构，为IC提供纯净、充足的电力。配合先前推出的HyperLynx信号完整性（SI）分析和确认产品组件，Mentor Graphics目前为用户提供的高性能电子产品设计堪称业内最全面最具实用性的解决方案。“我们拥有非常高端的用户，受到高性能集成电路多重电压等级和电源要求的驱使，需要在一个单一的PCB中设计30余套电力供应结构。”Mentor Graphics副总裁兼系统设计事业部总经理Henry Potts表示。“上述结构的设计需要快速而准 确的直流压降(DC Power Drop)和电源杂讯(Power Noise)分析。拥有了精确的分析信息，电源与接地层结构和解藕电容数(de-coupling capacitor number)以及位置都可以决定，得以避免过于保守的设计和高昂的产品成本。”
上传时间： 2013-11-18
上传用户：362279997
如今的开关稳压器和电源越来越紧凑，性能也日益强大，而越来越高的开关频率是设计人员面临的主要问题之一，正是它使得PCB的设计越来越困难。事实上，PCB版图已经成为区分好与差的开关电源设计的分水岭。本文针对如何一次性创建优秀PCB版图提出一些建议。考虑一个将24V降为3.3V的3A开关稳压器。设计这样一个10W稳压器初看起来不会太困难，设计人员可能很快就可以进入实现阶段。不过，让我们看看在采用Webench等设计软件后，实际会遇到哪些问题。如果我们输入上述要求，Webench会从若干IC中选出“Simpler Switcher”系列中的LM25576(一款包括3A FET的42V输入器件)。该芯片采用带散热垫的TSSOP-20封装。Webench菜单中包括了对体积或效率的设计优化。设计需要大容量的电感和电容，从而需要占用较大的PCB空间。Webench提供如表1的选择。
上传时间： 2013-11-15
上传用户：邶刖
第二部分：DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章 内存模块的叠层设计.............................................................................145第三章 内存模块的时序要求.............................................................................1493.1 无缓冲（Unbuffered）内存模块的时序分析.......................................1493.2 带寄存器（Registered）的内存模块时序分析...................................154第四章 内存模块信号设计.................................................................................1594.1 时钟信号的设计.......................................................................................1594.2 CS 及CKE 信号的设计..............................................................................1624.3 地址和控制线的设计...............................................................................1634.4 数据信号线的设计...................................................................................1664.5 电源，参考电压Vref 及去耦电容.........................................................169第五章 内存模块的功耗计算.............................................................................172第六章 实际设计案例分析.................................................................................178 目前比较流行的内存模块主要是这三种：SDR，DDR，RAMBUS。其中，RAMBUS内存采用阻抗受控制的串行连接技术,在这里我们将不做进一步探讨，本文所总结的内存设计技术就是针对SDRAM 而言(包括SDR 和DDR)。现在我们来简单地比较一下SDR 和DDR，它们都被称为同步动态内存，其核心技术是一样的。只是DDR 在某些功能上进行了改进，所以DDR 有时也被称为SDRAM II。DDR 的全称是Double Data Rate，也就是双倍的数据传输率，但是其时钟频率没有增加，只是在时钟的上升和下降沿都可以用来进行数据的读写操作。对于SDR 来说,市面上常见的模块主要有PC100/PC133/PC166,而相应的DDR内存则为DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
上传时间： 2014-01-13
上传用户：euroford
