电力电子系统的集成化是现今电力电子技术发展的趋势，系统的模块化和标准化技术是目前电力电子领域的重要研究方向。研究基于电力电子网络的变流系统，对复杂电力电子装置的系统级集成具有重要意义，是电力电子系统集成技术的基本组成部分。本文从变流系统的功率流和信息流双重分布性的角度出发。对电力电子系统网络（Power Electronics System Network，PES—Net）的模型和变流系统的通信需求进行分析，提出实时电力电子系统网络（Real—time power electronics system network，RT—PES—Net）；并对基于新网络的分布式控制及管理方案和模块化软件方案等内容进行系统的研究，提出基于栈操作的实时软件构建方案。本文的研究将为变流系统的控制结构和软件方案标准化提供参考和理论依据，为应用系统的集成提供解决方案。 复杂中大功率变流系统是网络化分布式控制系统的应用对象。首先，论文以复杂系统为研究对象，分析了应用系统的功率流和信息流在空间结构上的对偶关系和双重分布的特性；在电力电子集成模块（Power Electronics Building Blocks，PEBB）的基础上，研究了变流系统的网络化分布式控制方案，并得出系统组构的初步构想，总结出适合复杂电力电子系统集成的标准化理论。 接着，论文对电力电子网络模型进行了研究。分析了现有各类总线网络和目前用于电力电子应用系统的网络，从结构、速率和协议等各个方面将两类网络进行了系统的对比。明确了电力电子系统网络（PES—Net）的定义，分析并总结复杂电力电子实时系统所需网络必需具备的条件。根据现有网络技术背景，综合控制结构和网络需求，提出了电力电子系统网络（PES—Net）的模型。 为满足变流系统的实时控制，论文对分布式控制结构的通信需求进行了研究。以网络控制系统（Networked Control System，NCS）为背景，对变流器系统控制信息延时因素进行了分析；通过对典型电力电予系统的分析，归纳和总结了系统的控制功能和控制内容，对系统不同层次的控制任务进行了响应时间需求分析和网络的分层配置；通过对仿真结果的分析，研究了应用系统内模块控制信息延时对不同应用系统的性能影响和对开关频率的限制。根据变流系统对控制延时的接受程度，将电力电子复杂系统归为两大类：1）零延时系统；2）定延时系统。针对上述两类系统，论文给出了电力电子网络（PES—Net）的通道容量和应用系统开关周期的计算方法。 论文对开放式、分布式的电力电子系统网络（PES—Net）的硬件组成和同步方案进行了研究，提出新的实时网络和系统级集成方案。根据主节点和从节点的控制任务需求，分别从功能和系统结构的角度对开放式网络的硬件构成进行研究；根据控制系统的接口需求分析，对节点的通用性设计进行重点讨论。针对网络的同步问题，本文分析了简单有效的解决方法，即基于数据结构的同步补偿方案；此外，论文提出基于实时高速电力电子系统同络（RT-PES-Net）的同步方案，研究适合变流器实时控制的网络结构和相应的硬件配置。根据应用控制和通信系统所需的各种操作，论文对实时网络的管理进行了讨论，研究了信息帧管理和相应的硬件设置，并对各种工作模式下所需的通信时间进行了计算和比较。基于实时网络系统及其管理方案，论文给出了组构以PEBB为基础的变流系统的方案。 论文对基于RT-PES-Net的模块化软件方案进行了研究。首先，将控制软件与功率硬件进行解耦，使得软件设计与硬件部分分离。在分析电力电子软件特性的前提下，论文提出基于栈操作的模块化软件方案，增加子程序实时构件的内聚性；对软件模块化的通用性进行研究，分析模块接口参数和变量的申明和配置，并研究参数的定标，对构件进行分类；分析子程序实时构件在执行速度上的优点。论文对电力电子系统控制软件（Powerr Electronics System Control Software，PES-CS）的组构和集成进行研究，简化软件主框架。 最后，论文分别对RT-PES-Net和模块化软件方案进行了相应的实验研究和分析。论文对提出的实时电力电子系统网络（RT-PES-Net）进行了通信实验，将新网络拓扑对变流系统的延时影响与旧网络系统的延时影响进行比较，总结新网络系统在控制实时性、提高开关频率、网络可扩展性和管理灵活度等方面的优势。论文针对RT-PES-Net进行应用研究，验证该网络可解决网络通信失步所造成的问题。论文对基于通用型实时构件和栈操作的模块化软件方案进行实验验证，为标准化软件库的建立和系统级集成提供参考方案。 网络化的控制结构研究是复杂电力电子系统级集成研究的关键。本课题针对复杂变流系统提出了实时电力电子系统网络（RT-PES-Net），并以该网络为基础对分布式控制结构及相应的网络化管理方案和模块化软件方案展开一系列研究，为电力电子控制系统提供标准化、开放式的网络参考体系，并以此结构来快速构建终端复杂变流系统，为实现标准的应用系统组构提供参考方案，有助于解决电力电子标准化推广所面临的难题。论文为应用系统的即插即用和动态重构提供了研究基础，从而为最终实现复杂变流器的应用系统级集成提供系统化的理论和方法依据。同时，论文的研究开拓了电力电子系统集成和标准化研究的一个新方向。
上传时间： 2013-06-15
上传用户：silenthink
十多年来，随着信息技术、电子技术和通讯技术的发展，嵌入式系统已经获得了空前的应用和发展。随着嵌入式应用系统功能复杂度的提高、对软件产品的非功能约束的特别关注以及由于市场的激烈竞争导致嵌入式软件推出周期的缩短，都使得嵌入式软件开发人员面临着严峻的危机和挑战。传统的结构化开发方法已经显得力不从心，于是嵌入式软件开发人员在软件开发中引入了目前较为流行的“面向对象方法(OO)”，．但是目前对该方法的应用还只是停留在传统的以编程为中心的嵌入式软件开发方法上，不能很好地保证软件复用和代码的重用，因此难以满足市场对嵌入式软件开发效率和开发质量的要求。 本课题的研究内容是应用面向对象方法的框架技术，对嵌入式系统领域的专有结构组件进行封装，创新性地提出了面向嵌入式系统领域的通用实时框架ARTIC(Abstract real-time contrO1)。ARTIC框架除了具有框架的共有优点一最大限度实现软件重用外，最突出的是具备以下两个特点： 1、功能和非功能的分离 在应用面向对象的技术时，传统的嵌入式软件开发方法关注的重点是软件结构和功能分解，、忽略了嵌入式环境下特殊的非功能性要求。为了在实现系统功能需求的同时，保证软件系统的非功能性需求的实现，ARTIC框架引入了面向方面的思想，、把系统的非功能性需求从功能模块中分离出来，为它们单独设计组件。开发人员在应用该框架进行嵌入式软件设计时，只需要关注功能需求的实现，对于实时性、调度等非功能需求的实现可以通过调用ARTIC提供的时间管理模型和任务调度模型直接实现。 2、基于状态机的主动对象设计模式 根据嵌入式系统通常由多个控制线程组成的特点，应用基于状态机的主动对象设计模式，把嵌入式软件系统构建成多个主动对象的缉合。相对于传统的面向对象方法，本文提出的主动对象的最大特点在于：它提供对事件队列、控制线程和表示主动对象动态行为状态机等的封装，并且该模式可以直接支持嵌入式系统的并行性。 ARTIC框架的应用能够帮助嵌入式软件的开发人员快速地开发出高质量的嵌入式软件，除此之外，因为它包含了一个微小的实时操作系统(RTOS) 报包装，在某些场合可以作为一个简易的RTOS使用。为了验证ARTIC的性能，本文将该框架应用于硬币搬送实时控制系统的开发设计，从该系统的应用中充分体现了ARTIC框架的优点。
上传时间： 2013-06-21
上传用户：cxl274287265
由于移动环境的复杂性，无线信号在发送传输和接收过程中有很明显的衰落现象，特别是在高频无线通信中，多径衰落或频率选择性衰落对无线信号的干扰最为严重。通过分集接收技术，Rake接收机在CDMA移动通信系统中抗多径衰落效果尤为明显。作为一种新颖的多址接入方式，多载波CDMA充分利用了OFDM最优频率利用率以及CDMA的多址和频率分集，且系统容量和抗符号间干扰性能明显优于传统的单载波CDMA。这些特性使得多载波CDMA成为未来的宽带无线通信系统最有希望的候选。 @@ 本文研究了一种多载波扩频通信系统，介绍了其Rake接收机工作原理和设计思想，进行了理论仿真并用FPGA予以实现。 @@ 本文首先介绍了移动通信系统的发展历史以及OFDM和CDMA技术原理，并描述了OFDM和CDMA结合的三种系统（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系统模型；接着，介绍了目前影响移动通信的主要衰落以及Rake接收机基本原理及其作用。多径信号的每路信号都可能含有可以利用的信息，Rake接收机就是通过多个相关接收器接收多径信号中各路信号，通过信道估计和信道补偿消去信道因子的附加相位，并把他们合并在一起，以此来改善信号的信噪比和系统的可靠性；在此基础上，论文提出了一种多载波扩频通信系统的实现方案，并详细介绍了其Rake接收机实现原理，给出了最大比合并时各种分径数目下系统误码率的仿真图；最后介绍了此方案中Rake接收机的FPGA硬件实现设计方案及其系统 测试结果。@@ 仿真结果显示出随着分集径数的增加，系统的误码率显著降低。表明Rake接收机抗多径衰落效果显著，且在多载波CDMA系统中其分集效果更好，实现相对简单。最终Rake接收机的FPGA实现结果同理论仿真一致，时序通过，资源耗费不大，具有较大的实用价值。 @@关键词：多载波扩频通信，CDMA，Rake接收机，FPGA
上传时间： 2013-07-25
上传用户：axxsa
为适应组合导航计算机系统的微型化、高性能度的要求，拓宽导航计算机的应用领域，本文设计出一种基于浮点型DSP(TMS320C6713)和可编程逻辑阵列器件(FPGA： EP1C12N240C8)协同合作的导航计算机系统。 论文在阐述了组合导航计算机的特点和应用要求后，提出基于DSP和FPGA的组合导航计算机系统方案。该方案以DSP为导航解算处理器，由FPGA完成IMU信号的采集和缓存以及系统控制信号的整合；DSP通过EMIF接口实现和FPGA通信。在此基础上研究了各扩展通信接口、系统硬件原理图和PCB的开发，且在FPGA中使用调用IP核来实现FIR低通滤波数据处理机抖激光陀螺的机抖振动的影响。其次，详细阐述了利用TI公司的DSP集成开发环境和DSP/BIOS准实时操作系统开发多任务系统软件的具体方案。本文引入DSP/BIOS实时操作系统提供的多任务机制，将采集处理按照功能划分四个相对独立的任务，这些任务在DSP/BIOS的调度下，按照用户指定的优先级运行，大大提高系统的工作效率。最后给了DSP芯片Bootloader的制作方法。 导航计算机系统研制开发是软、硬件研究紧密结合的过程。在微型导航计算机系统方案建立的基础上，本文首先讨论了系统硬件整体设计和软件开发流程；其次针对导航计算机系统各个功能模块以及多项关键技术进行了设计与开发工作，涉及系统数据通信模块、模拟信号采集模块和数据存储模块；最后，对导航计算机系统进行了联合调试工作，并对各个模块进行了详细的功能测试与验证，完成了微型导航计算机系统的制作。 以DSP/FPGA作为导航计算机硬件平台的捷联式惯性导航实时数据系统能够满足系统所要求的高精度、实时性、稳定性要求，适应了其高性能、低成本、低功耗的发展方向。
上传时间： 2013-04-24
上传用户：lishuoshi1996
视频监控一直是人们关注的应用技术热点之一，它以其直观、方便、信息内容丰富而被广泛用于在电视台、银行、商场等场合。在视频图像监控系统中，经常需要对多路视频信号进行实时监控，如果每一路视频信号都占用一个监视器屏幕，则会大大增加系统成本。视频图像画面分割器主要功能是完成多路视频信号合成一路在监视器显示，是视频监控系统的核心部分。 传统的基于分立数字逻辑电路甚至DSP芯片设计的画面分割器的体积较大且成本较高。为此，本文介绍了一种基于FPGA技术的视频图像画面分割器的设计与实现。 本文对视频图像画面分割技术进行了分析，完成了基于ITU-RBT.656视频数据格式的画面分割方法设计；系统采用Xilinx公司的FPGA作为核心控制器，设计了视频图像画面分割器的硬件电路，该电路在FPGA中，将数字电路集成在一起，电路结构简洁，具有较好的稳定性和灵活性；在硬件电路平台基础上，以四路视频图像分割为例，完成了I2C总线接口模块，异步FIFO模块，有效视频图像数据提取模块，图像存储控制模块和图像合成模块的设计，首先，由摄像头采集四路模拟视频信号，经视频解码芯片转换为数字视频图像信号后送入异步FIFO缓冲。然后，根据画面分割需要进行视频图像数据抽取，并将抽取的视频图像数据按照一定的规则存储到图像存储器。最后，按照数字视频图像的数据格式，将四路视频图像合成一路编码输出，实现了四路视频图像分割的功能。从而验证了电路设计和分割方法的正确性。 本文通过由FPGA实现多路视频图像的采集、存储和合成等逻辑控制功能，I2C总线对两片视频解码器进行动态配置等方法，实现四路视频图像的轮流采集、存储和图像的合成，提高了系统集成度，并可根据系统需要修改设计和进一步扩展功能，同时提高了系统的灵活性。
上传时间： 2013-04-24
上传用户：gundan
本文研究了基于Nios Ⅱ的FPGA-CPU调试技术。论文研究了NiosⅡ嵌入式软核处理器的特性；实现了以Nios Ⅱ嵌入式处理器为核心的FPGA-CPU调试系统的软、硬件设计；对两种不同类型的FPGA-CPU进行了实际调试，对实验数据进行了分析。 在硬件方面，为了控制和检测FPGA-CPU，设计并实现了FPGA-CPU的控制电路、FPGA-CPU的内部通用寄存器组扫描电路、存储器电路等；完成了各种外围设备接口的设计；实现了调试系统的整体设计。 在软件方面，设计了调试监控软件，完成了对FPGA-CPU运行的控制和信号状态的监测。这些信号包括地址和数据总线以及各种寄存器的数据等；实现了多种模式下的FPGA-CPU调试支持单时钟调试、单步调试和软件断点多种调试模式。此外，设计了专用的编译软件，实现了基于不同指令系统的伪汇编程序编译，提高了调试效率。 本文作者在实现了FPGA-CPU调试系统基础上，对两种指令系统不同、结构迥异的FPGA-CPU进行实际调试。调试结果表明，这种基于IP核的可复用设计技术，能够在一个FPGA芯片内实现调试系统和FPGA-CPU的无缝连接，能够有效地调试FPGA-CPU。
上传时间： 2013-08-04
上传用户：zhch602
随着交通工具的迅猛发展，智能交通系统(Intelligent TransportationSystems，简称ITS)在交通管理中受到广泛的关注。而在ITS中，车牌识别(LicensePlate Recognition，简称LPR)是其核心技术。车牌识别系统主要由数据采集和车牌识别算法两个部分组成。由于车牌清晰程度、摄像机性能、气候条件等因素的影响，牌照中的字符可能出现不清楚、扭曲、缺损或污迹干扰，这都给识别造成一定难度。因此，在复杂背景中快速准确地进行车牌定位成为车牌识别系统的难点。 本文研究和设计了一种集图象采集，图象识别，图象传输等于一体的实时嵌入式系统。该平台包括硬件系统设计与应用程序开发两个方面，充分利用TI公司的C6000系列DSP强大的并行运算能力、以及FPGA的灵活时序逻辑控制技术，从硬件方面实现系统的高速运行。 本文的主要工作有两部分组成，具体如下： (1) 在硬件设计方面：实现由A/D、电源、FPGA、DSP以及SDRAM和FLASH所组成的车牌识别系统；设计并完成系统的原理图和印制板图；完成电路板调试，以及完成FPGA．在高速图像采集中的veriIog应用程序开发。 (2) 在软件开发方面：完成Philips公司的SAA7113H的配置代码开发，以及DSP底层的部分驱动程序开发。 该系统能够实现25帧每秒的数字视频流图像数据的输出，并由FPGA负责完成一幅720×572数据量的图像采集。DSP负责系统的嵌入式操作，包括系统的控制和车牌识别算法的实现。 目前，嵌入式车牌识别系统硬件平台已经搭建成功，系统软件代码程序也已经开发完成。本系统能够实现高速图像采集、嵌入式操作与车牌识别算法、UART数据通信等功能，具有速度快、稳定性高、体积小、功耗低等特点，为车牌识别算法提供一个较好的验证平台。
上传时间： 2013-04-24
上传用户：yangbo69
本文介绍了从人体采集到的脉搏波信号，由于脉搏波信号信噪比比较低，给后续参数的准确测量带来了困难，所以对于噪声干扰的去除是非常重要而必须的。其中脉搏波信号中常见的噪声有工频干扰、基线漂移、肢体抖
上传时间： 2013-07-23
上传用户：fuzhoulinzexu
伴随高速DSP技术的广泛应用，实时快速可靠地进行数字信号处理成为用户追求的目标。同时，由于可编程器件在速度和集成度方面的飞速提高，使得利用硬件实现数字信号实时快速可靠处理有了新的途径。 FIR滤波器是数字信号处理中常用部件，它的最大优点在于：设计任何幅频特性时，可以具有严格的线性相位，这一点对数字信号的实时处理非常关键。 FPGA是常用的可编程器件，它所具有的查找表结构非常适用于实现实时快速可靠的FIR滤波器，在加上VHDL语言灵活的描述方法以及与硬件无关的特点，使得使用VHDL语言基于FPGA芯片实现FIR滤波器成为研究的方向。 本文对基于FPGA的FIR数字滤波器实现进行了研究，并设计了一个16阶的FIR低通滤波器。所做的主要工作为： 1.以FIR数字滤波器的基本理论为依据，使用分布式算法作为滤波器的硬件实现算法，并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点，采用多块查找表的方式减小硬件规模。 2.在设计中采用了自顶向下的层次化、模块化的设计思想，将整个滤波器划分为多个模块，利用VHDL语言的描述方法进行了各个功能模块的设计，最终完成了FIR数字滤波器的系统设计。 3.采用FLEX10K系列器件实现一个16阶的FIR低通滤波器的设计实例，用MAX+PLUSII软件进行了仿真，并用MATLAB对仿真结果进行了分析，证明所设计的FIR数字滤波器功能正确。 仿真结果表明，本论文所设计的FIR滤波器硬件规模较小，采样率达到了17.73MHz。同时只要将查找表进行相应的改动，就能分别实现低通、高通、带通FIR滤波器，体现了设计的灵活性。
上传时间： 2013-04-24
上传用户：zdluffy
文章利用LabVIEW 虚拟仪器开发平台，实现了采用非接触方式的相位差法测量发动机轴功率系统设计，对发动机输出功率信号进行自动采集、数据处理以及结果显示，实现了功率信号的实时采集。
上传时间： 2013-04-24
上传用户：ABCD_ABCD
