如今电力电子电路的控制旨在实现高频开关的计算机控制，并向着更高频率、更低损耗和全数字化的方向发展。现场可编程门阵列器件(Field Programmable Gate Arrays)是近年来崭露头角的一类新型集成电路，它具有简洁、经济、高速度、低功耗等优势，又具有全集成化、适用性强，便于开发和维护(升级)等显著优点。与单片机和DSP相比，FPGA的频率更高、速度更快，这些特点顺应了电力电子电路的日趋高频化和复杂化发展的需要。因此，在越来越多的领域中FPGA得到了日益广泛的发展和应用。 本文提出了一种采用现场可编程门阵列(FPGA)器件实现数字化变频调速控制系统的设计方案。该系统能产生三相六路正弦脉宽调制（SPWM）波形；调制频率范围为0～4KHZ，分7级控制；16位的速度控制分辨率；载波频率分8级控制，最高可达24KHZ；系统接口兼容Intel系列和Motorola系列单片机；该系统控制简单、精确，易修改，可现场编程；同时具有脉冲延时小、最小脉冲删除、过压和过流保护功能等特点，可应用于PWM变频调速系统的全数字化控制。文中对方案的实现进行了详细的论述，主要包括系统设计的理论分析，系统结构设计及在FPGA硬件上的实现，最终验证了该控制系统的可行性和有效性。 数字化设计是本系统的特点，系统最终生成的三相SPWM脉冲是基于三相正弦调制波和三角载波比较得到的。设计时，充分结合FPGA器件的结构特点，利用一种改进结构的数字控制振荡器（NCO）来产生正弦波样本，在一定程度上解决了传统NCO产生正弦波的精度和频率相互制约的问题；把分时复用数字通信原理结合到系统的设计中，设计出分时运算电路，使得系统在同步时钟下，生成三相正弦调制波而不影响系统的速度，同三角载波逻辑比较后，最终得到三相SPWM脉冲序列。
上传时间： 2013-07-05
上传用户：duoshen1989
USB(UniversalSerialBus，通用串行总线)是当今消费电子产品和仪器设备中应用最广的接口协议之一，然而目前国内的USB芯片只有极少数几款，产品研究善处于起步阶段，绝大部分产品主要由国外的IC设计芯片厂商如Cypress、NEC等一些国际著名公司提供。因而，如果能够自主开发设计USB芯片以替代国外同类产品，将会有很好的市场前景和利润空间。 本论文课题是针对基于FPGA(FieldProgrammableGateArray，现场可编程门阵列器件)的数字电子产品应用设计一种实际可复用的USB接口引擎软核。该软核主要是用于处理USB标准协议包的通信处理，通过外接MCU(MultipointControlUnit，微控制器)就可以实现完整的USB接口通讯功能。它的功能相当于一些USB引擎的专用芯片如：Philips的PDIUSBD12等，其优点是结构简单、灵活性高、复用设计方便。 功能仿真和综合测试结果显示本论文所设计的接口引擎软核符合设计要求，并且软核的性能和市场上同类产品基本一致。本论文的创新之处在于：1、从可配置性角度出发设计了低速、全速、高速三种可选模式；2、支持最多31个可配置端点；3、采用了可综合、可移植的RTL(RegisterTransferLevel，寄存器传输级)代码设计规则，同时也开发了可综合的验证测试代码；4、完全由硬件实现USB通信功能。
上传时间： 2013-07-18
上传用户：JasonC
雷达信号处理是雷达系统的重要组成部分。在数字信号处理技术飞速发展的今天，雷达信号处理中也普遍使用数字信号处理技术。而现场可编程门阵列（FPGA）在数字信号处理中的广泛应用，使得FPGA在雷达信号处理中也占据了重要地位。 针对脉压雷达信号处理的FPGA实现，本文在以下几个方面展开研究： 首先对几种主要的脉冲压缩信号进行了详细的分析，得出了各种信号的特点及其处理方式；并比较了各种方式的优缺点。 其次对几种基本的雷达信号处理如脉冲压缩、动目标检测（MTD）、恒虚警（CFAR）等详细地阐述了其原理；列举了各种信号处理经常采用的实现方法，对各种方法进行了比较研究；并针对线性调频信号在MATLAB环境中对雷达回波信号处理进行仿真。 接下来，在Xilinx ISE6.3i软件集成环境下，通过对Xilinx提供的免费IP核的调用，并与VHDL语言相结合，进行雷达信号处理的FPGA实现。
上传时间： 2013-06-24
上传用户：lingzhichao
论文以反应式步进电机为研究对象，应用了先进的FPGA/CPLD技术，设计了一种全数字的步进电机控制系统，通过了仿真、综合和下载的各个程序测试环节，并在实验中得到了良好的应用。 本论文分析了反应式步进电机工作原理以及其具体的控制过程，然后阐述了FPGA的设计原理以及所涉及到的相关芯片，接着对所要应用的硬件语言VerilogHDL方面的知识进行了简要地介绍，这些为论文的具体设计部分提供了理论基础。 本系统针对需要实现对步进电机的调速，设计出了一种符合要求的连续可调的脉冲信号发生器，整个脉冲信号发生器有两个大的模块组成，最后用一个顶层的模块将二者连接起来，并且每个子模块以及顶层的模块都通过了仿真测试。系统采用了模块化的设计思路，为系统的设计和维护提供了方便，同时也提高了系统性能的可扩展性。系统采用一种软件硬化的设计思路，应用了VerilogHDL硬件语言，该语言较容易理解。软件也是采用了目前应用比较广泛的几种。在最后的实物实验中也取得了良好的效果，从而证明了设计的正确性。论文针对VerilogHDL硬件语言的应用技巧以及实际编写程序中经常遇到的问题都做了详细的解释，并提出了几个解决问题的方法；对于如何合理的选择芯片，文章也做了仔细说明。 FPGA+VerilogHDL+EDA工具构成的数字系统现场集成技术，是本系统设计的核心部分，该门技术具有操作灵活、利用广泛以及价廉等特点。该门技术具有旺盛的生命力和广阔的前景，必然推动着整个集成电路产业系统集成的进一步发展。整个系统设计采用了全数字化的控制方案，使系统更加紧凑、更加合理以及经济节约。由于系统的全数字化，使得整个系统运行变得十分可靠，调试也极为方便。作为一种先进技术的应用，论文在很多方面做了新的尝试。
上传时间： 2013-05-20
上传用户：zoushuiqi
软件无线电作为一种新的无线通信概念和体制，近年来随着3G标准的提出，日益受到国内外相关通信厂商的重视。尤其是基于软件无线电和智能天线技术的TD-SCDMA作为通信史上第一个“中国标准”，有望扭转多年来我国移动通信制造业的被动局面，是实现信息产业腾飞的一个绝好机会。软件无线电使得通信体制具有很好的通用性、灵活性和可配置性，并使系统互联和升级变得容易。本文以软件无线电中的FIR滤波器为线索，贯穿了信号重构、多抽样率信号处理、积分梳状滤波器等理论分析，重点阐释了FIR滤波器的设计方法及滤波器的FPGA实现等技术问题。 本文首先针对软件无线电中的多抽样率信号处理理论进行了讨论和分析。讨论了软件无线电中如何实现整数倍抽取、整数倍内插、分数倍抽样率变换，并分析了网络结构的等效变换、多相滤波及积分梳状滤波器的设计理论。 紧接着重点阐述了软件无线电中FIR滤波器的设计理论，包括窗函数法、频率抽样法及等纹波法。分析了各种设计方法所能达到的性能指标及优缺点，并结合工程实例给出了相关的Matlab程序。并对FIR滤波器结构的选择及系数字长的确定等问题进行了分析。此外，也介绍了在Matlab进行辅助设计时一些常用函数和命令的用法。 本文选用FPGA来实现中频软件无线电，FPGA与参数化ASIC、DSP比较有很多优势，它不但在功耗、体积、成本方面优于参数化ASIC、DSP，而且处理效率高、现场可编程性能良好。不同于DSP的单流处理方式，FPGA是多流并行处理，这种处理方式使FPGA能完成DSP难以实现的许多功能。在简单介绍了FPGA的一般原理，以及FPGA设计中的关键技术和在信号处理中的设计原则以后，重点介绍了FIR滤波器的FPGA实现方法。提出了分布式算法、加法器网络法以及分段FIFO等实现方法。最后，提出了一种QuartusII与MATLAB联合仿真的方法。此方法能够直观的检验滤波器的滤波效果，提高设计效率。并结合工程实例详尽的介绍了FIR滤波器的设计开发流程。
上传时间： 2013-04-24
上传用户：gengxiaochao
随着数字视频广播的发展，观众将会面对越来越多综合或专门频道的选择，欣赏到更高品质，更多服务的节目。而广播业者则要为这些节目的版权购买，制作而承受更高的成本，单纯的广告收入已经不够。要求对用户收取一定的收视费用，而另一方面，调查也显示用户是愿意预付一定费用以获得更好服务的。条件接受系统(Conditional Access system)就是为了商业目的而对某些广播服务实施接入控制，决定一个数字接受设备能否将特定的广播节目展现给最终用户的系统。CA技术要求既能使用户自由选择收看节目又能保护广播业者的利益，确算只有已支付了或即将支付费用的用户才能收看到所选的电视节目。在数字电视领域中，CA系统无疑将成为发展新服务的必需条件。但是在不同的运营商可能会使用不同的CA系统，在不同的CA系统之间进行互操作所必需共同遵守的最基本条件是：通用的加扰算法。每个用户接收设备中应集成相应的解扰模块。在我国国家标准--数字电视条件接收系统GY/Z 175-2001的附录H中有详细的描述。 FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 首先本文简要介绍CA系统的目的和组成，FPGA的结构和原理，优势。然后介绍了利用FPGA来实现CA系统主要组成部分即加扰的原理和步骤，分析算法，划分逻辑结构，软件仿真，划分硬件模块，硬件性能分析，验证平台构建，硬件实现等。 然后对以上各个部分做详细的阐述。同时为了指导FPGA设计，给出了FPGA的结构和原理与FPGA设计的基本原则、设计的基本技巧、设计的基本流程； 最后给出了该加扰系统的测试与验证方法以及验证和测试结果。
上传时间： 2013-06-22
上传用户：chongchong2016
本文针对工业测试现场中方波频率信号的高频噪声污染问题，选用LabVIEW 中提供的脉宽滤波、数据采集等功能模块组建了虚拟计数滤波器，设计并实现了一种可靠、便捷的方波频率信号的数字滤波。工程实践
上传时间： 2013-04-24
上传用户：jackgao
用EDA 设计LED 汉字滚动显示器原理 摘要：本文主要讨论了使用EDA 工具设计汉字滚动显示器的技术问题。文中首先描述了基于现场可编程门阵列（
上传时间： 2013-04-24
上传用户：ommshaggar
可编程逻辑器件FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)越来越多的应用于数字信号处理领域，与传统的ASIC(专用集成电路)和DSP(数字信号处理器)相比，基于FPGA和CPLD实现的数字信号处理系统具有更高的实时性和可嵌入性，能够方便地实现系统的集成与功能扩展。 FFT的硬件结构主要包括蝶形处理器、存储单元、地址生成单元与控制单元。本文提出的算法在蝶形处理器内引入流水线结构，提高了FFT的运算速度。同时，流水线寄存器能够寄存蝶形运算中的公共项，这样在设计蝶形处理器时只用到了一个乘法器和两个加法器，降低了硬件电路的复杂度。 为了进一步提高FFT的运算速度，本文在深入研究各种乘法器算法的基础上，为蝶形处理器设计了一个并行乘法器。在实现该乘法器时，本文采用改进的布斯算法，用以减少部分积的个数。同时，使用华莱士树结构和4-2压缩器对部分积并行相加。 本文以32点复数FFT为例进行设计与逻辑综合。通过设计相应的存储单元，地址生成单元和控制单元完成FFT电路。电路的仿真结果与软件计算结果相符，证明了本文所提出的算法的正确性。 另外，本文还对设计结果提出了进一步的改进方案，在乘法器内加入一级流水线寄存器，使FFT的速度能够提高到当前速度的两倍，这在实时性要求较高的场合具有极高的实用价值。
上传时间： 2013-07-18
上传用户：wpt
甚短距离传输(VSR)是一种用于短距离(约300 m～600m)内进行数据传输的光传输技术.它主要应用于网络中的交换机、核心路由器(CR)、光交叉连接设备(OXC)、分插复用器(ADM)和波分复用(WDM)终端等不同层次设备之间的互连,具有构建方便、性能稳定和成本低等优点,是光通信技术发展的一个全新领域,逐渐成为国际通用的标准技术,成为全光网的一个重要组成部分. 本文深入研究了VSR并行光传输系统,完成了VSR技术的核心部分--转换器子系统的设计与实现,使用现场可编程阵列FPGA(Field Programmable GateArray)来完成转换器电路的设计和功能实现.深入研究现有VSR4-1.0和VSR4-3.0两种并行传输标准,在其技术原理的基础上,提出新的VSR并行方案,提高了多模光纤带的信道利用率,充分利用系统总吞吐量大的优势,为将来向更高速率升级提供了依据.根据万兆以太网的技术特点和传输要求,提出并设计了用VSR技术实现局域和广域万兆以太网在较短距离上的高速互连的系统方案,成功地将VSR技术移植到万兆以太网上,实现低成本、构建方便和性能稳定的高速短距离传输. 本文所有的设计均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上实现,采用Altera的Quartus Ⅱ开发工具和 Verilog HDL硬件描述语言完成了VSR4-1.0转换器集成电路和万兆以太网的SERDES的设计和仿真,并给出了各模块的电路结构和仿真结果.仿真的结果表明,所有的设计均能正确的实现各自的功能,完全能够满足10Gb/s高速并行传输系统的要求.
上传时间： 2013-07-14
上传用户：han0097
