虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

方向判别

  • 基于H.264编解码的算法优化研究及FPGA的硬件实现.rar

    H.264/AVC是由ITU和ISO两大组织联合组成的JVT共同制定的一项新的视频压缩技术标准,在较低带宽上提供高质量的图像传输是H.264/AVC的应用亮点。在同样的视觉质量前提下,H.264/AVC比H.263和MPEG-4节约了50%的码率。但H.264获得优越性能的代价是计算复杂度的增加,据估计其编码的计算复杂度大约为H.263的3倍,因此很难应用于实时视频处理领域。针对这一现状,业内做了大量的研究工作,力图降低其计算复杂度和提高运行效率。比如在运动估计方面,国内外在这方面的研究已经很成熟。而针对帧内/帧间预测编码的研究却较少。因此研究预测模式的快速算法具有理论意义和应用价值。 本文在详细研究H.264标准视频压缩编码特点基础上,分析了H.264帧内编码, 帧间编码及变换,量化技术的原理及特点,提出了一种基于局部边缘方向信息的快速帧内模式判决算法,通过结合SAD的模式选择方法来减少模式选择数目。它采用了Sobel梯度算子计算当前块的边缘信息,累加当前块中属于同一方向像素点的边缘矢量构造不同模式下的边缘方向直方图,以便确定最可能的预测模式。该算法有效降低了编码器的运算复杂度,在并未显著降低编码性能的情况下提升了编码器效率。仿真表明:Foreman 图像序列编码性能有了提高,其中PSNR平均降低了0.06dB,Bitrate平均降低了19.4%,这大大提高了视频传输的质量。 另外在帧间预测模式选择算法方面进行了改进研究:按顺序对不同类型进行判决,有选择地去比较可能模式,使得在有效减少需判决的模式数量的同时,结合小块模式搜索中途停止准则来确定最优模式。仿真表明:改进算法相对与原来算法能够节省很多的编码时间(平均下降了49.3%),但带来的图像质星的下降(平均下降0.08dB,可以忽略)和码率较少的增加。 同时在整数DCT变换模块中,提出了一种快速蝶形算法,使得对4×4点数据做一次变换,只需通过8×8次加法和2×8次移位运算便可完成,与原来12×8次加法和4×8次移位相比,新算法大大降低了运算复杂度。 最后介绍FPGA的特点及设计流程,并实现了H.264编解码器中变换编码及量化和熵解码模块的硬件。这种基于FPGA所实现的H.264编码视频处理模块设计具备了成本低,周期短,设计方法灵活等优点,具有广阔的市场应用前景。 仿真表明,通过使用本文提出的帧内/帧间速算法方法可使得H.264编码速度获得显著的提高,使H.264 Baseline编码器能在PC平台上实现实时编码。

    标签: FPGA 264 编解码

    上传时间: 2013-07-18

    上传用户:zukfu

  • 基于FPGA的串行通信实现与CRC校验.rar

    目前电力系统正朝着设备数字化和网络互联化的方向发展,电力系统的行为也将会越来越复杂。作为电网故障分析必不可少的故障录波器,电网的日趋复杂化对其性能提出了更高的要求。FPGA技术和嵌入式系统的发展为故障录波器的性能改善提供了必要条件。 本文首先提出了一种基于以上技术的高性能分布式输电线路故障录波器的实现方案,简要分析了其软硬件结构和功能;接着针对故障录波装置中数据采集的高精度、高速度问题,提出了基于FPGA和AD7656的数据采集单元的设计方案;针对大容量故障数据的存储问题,设计了在内嵌PowerPC微处理器的FPGA上实现SDRAM控制器的方案,并运用modelsim6.0仿真工具对设计的SDRAM控制器进行了仿真;研究了在内嵌PowerPC微处理器上构建嵌入式系统的问题;最后讨论了行波测距算法在输电线路故障录波器中应用的相关问题。

    标签: FPGA CRC 串行

    上传时间: 2013-07-17

    上传用户:asddsd

  • 基于FPGA的变频调速控制系统设计与实现.rar

    如今电力电子电路的控制旨在实现高频开关的计算机控制,并向着更高频率、更低损耗和全数字化的方向发展。现场可编程门阵列器件(Field Programmable Gate Arrays)是近年来崭露头角的一类新型集成电路,它具有简洁、经济、高速度、低功耗等优势,又具有全集成化、适用性强,便于开发和维护(升级)等显著优点。与单片机和DSP相比,FPGA的频率更高、速度更快,这些特点顺应了电力电子电路的日趋高频化和复杂化发展的需要。因此,在越来越多的领域中FPGA得到了日益广泛的发展和应用。 本文提出了一种采用现场可编程门阵列(FPGA)器件实现数字化变频调速控制系统的设计方案。该系统能产生三相六路正弦脉宽调制(SPWM)波形;调制频率范围为0~4KHZ,分7级控制;16位的速度控制分辨率;载波频率分8级控制,最高可达24KHZ;系统接口兼容Intel系列和Motorola系列单片机;该系统控制简单、精确,易修改,可现场编程;同时具有脉冲延时小、最小脉冲删除、过压和过流保护功能等特点,可应用于PWM变频调速系统的全数字化控制。文中对方案的实现进行了详细的论述,主要包括系统设计的理论分析,系统结构设计及在FPGA硬件上的实现,最终验证了该控制系统的可行性和有效性。 数字化设计是本系统的特点,系统最终生成的三相SPWM脉冲是基于三相正弦调制波和三角载波比较得到的。设计时,充分结合FPGA器件的结构特点,利用一种改进结构的数字控制振荡器(NCO)来产生正弦波样本,在一定程度上解决了传统NCO产生正弦波的精度和频率相互制约的问题;把分时复用数字通信原理结合到系统的设计中,设计出分时运算电路,使得系统在同步时钟下,生成三相正弦调制波而不影响系统的速度,同三角载波逻辑比较后,最终得到三相SPWM脉冲序列。

    标签: FPGA 变频调速控制 系统设计

    上传时间: 2013-07-05

    上传用户:duoshen1989

  • 图像缩放算法研究及其FPGA实现.rar

    图像缩放在图像处理领域中,发挥着重要作用。图像的分辨率调整和格式变换,都需要用到图像缩放技术。随着多媒体技术和大规模集成电路的发展,利用硬件实现视频图像无级缩放已成为图像处理研究的一个重要课题。 图像缩放通常由插值算法实现。传统的插值算法由于实现原理的局限性,在缩放时容易引起边缘锯齿或细节模糊现象。针对传统插值算法的这个不足,出现了许多基于边缘改进的算法。但这些算法一般只能完成2k倍数插值,无法真正做到基于边缘的无级缩放。 为了实现基于边缘改进的无级缩放,本文做了如下五个方面的研究工作: 1.系统回顾了图像缩放技术,包括传统图像缩放技术和多边缘检测插值,分析了这些图像缩放技术的优缺点。 2.重点研究了新兴的方向多项式插值算法,该算法能够真正完成基于边缘改进的无级缩放。 3.提出改进的方向多项式插值算法(IOPI算法),该算法针对硬件实现,做了两个方面改进:提出EDV算法,简化边缘方向的确定;提出Cubic6逼近插值算法(A-Cubic6算法),改善平坦区域缩放效果。其中的EDV算法通过加减、比较模块,完成边缘方向的确定。相比原算法中的乘除法、直方图计算,大大简化了硬件实现,降低了硬件实现成本。A-Cubic6算法利用查找表简化了Cubic6点插值算法的实现,而且明显改善了非边缘区域的缩放效果。 4.研究缩放算法与图像质量的评价方法。比较、分析各算法的软件仿真结果,得出结论:本文提出的IOPI算法在平坦区域和边缘区域都具有比其它算法更突出的效果。 5.结合实时视频处理要求,研究了IOPI算法的FPGA实现。已完成最近邻域插值和A-Cubic6算法的FPGA实现,可以在硬件平台上稳定工作。

    标签: FPGA 图像 算法研究

    上传时间: 2013-06-05

    上传用户:2728460838

  • 基于DM642的X264开源代码实现的研究

    本文概述了 H.264 视频压缩编码标准的主要特性,简要介绍了当前H.264 的几种开源软件。详细分析了其中 X264 参考程序的具体结构,并针对TMS320DM642 平台建议了可能的优化方向。

    标签: X264 642 DM 开源

    上传时间: 2013-07-05

    上传用户:米卡

  • 应用VHDL基于FPGA设计FIR滤波器

    伴随高速DSP技术的广泛应用,实时快速可靠地进行数字信号处理成为用户追求的目标。同时,由于可编程器件在速度和集成度方面的飞速提高,使得利用硬件实现数字信号实时快速可靠处理有了新的途径。 FIR滤波器是数字信号处理中常用部件,它的最大优点在于:设计任何幅频特性时,可以具有严格的线性相位,这一点对数字信号的实时处理非常关键。 FPGA是常用的可编程器件,它所具有的查找表结构非常适用于实现实时快速可靠的FIR滤波器,在加上VHDL语言灵活的描述方法以及与硬件无关的特点,使得使用VHDL语言基于FPGA芯片实现FIR滤波器成为研究的方向。 本文对基于FPGA的FIR数字滤波器实现进行了研究,并设计了一个16阶的FIR低通滤波器。所做的主要工作为: 1.以FIR数字滤波器的基本理论为依据,使用分布式算法作为滤波器的硬件实现算法,并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点,采用多块查找表的方式减小硬件规模。 2.在设计中采用了自顶向下的层次化、模块化的设计思想,将整个滤波器划分为多个模块,利用VHDL语言的描述方法进行了各个功能模块的设计,最终完成了FIR数字滤波器的系统设计。 3.采用FLEX10K系列器件实现一个16阶的FIR低通滤波器的设计实例,用MAX+PLUSII软件进行了仿真,并用MATLAB对仿真结果进行了分析,证明所设计的FIR数字滤波器功能正确。 仿真结果表明,本论文所设计的FIR滤波器硬件规模较小,采样率达到了17.73MHz。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。

    标签: VHDL FPGA FIR 滤波器

    上传时间: 2013-04-24

    上传用户:zdluffy

  • 基于FPGA的高速采样自适应滤波系统的研究

    自适应滤波器的硬件实现一直是自适应信号处理领域研究的热点。随着电子技术的发展,数字系统功能越来越强大,对器件的响应速度也提出更高的要求。 本文针对用通用DSP 芯片实现的自适应滤波器处理速度低和用HDL语言编写底层代码用FPGA实现的自适应滤波器开发效率低的缺点,提出了一种基于DSP Builder系统建模的设计方法。以随机2FSK信号作为研究对象,首先在matlab上编写了LMS去噪自适应滤波器的点M文件,改变自适应参数,进行了一系列的仿真,对算法迭代步长、滤波器的阶数与收敛速度和滤波精度进行了研究,得出了最佳自适应参数,即迭代步长μ=0.0057,滤波器阶数m=8,为硬件实现提供了参考。 然后,利用最新DSP Builder工具建立了基于LMS算法的8阶2FSK信号去噪自适应滤波器的模型,结合多种EDA工具,在EPFlOKl00EQC208-1器件上设计出了最高数据处理速度为36.63MHz的8阶LMS自适应滤波器,其速度是文献[3]通过编写底层VHDL代码设计的8阶自适应滤波器数据处理速度7倍多,是文献[50]采用DSP通用处理器TMS320C54X设计的8阶自适应滤波器处理速度25倍多,开发效率和器件性能都得到了大大地提高,这种全新的设计理念与设计方法是EDA技术的前沿与发展方向。 最后,采用异步FIFO技术,设计了高速采样自适应滤波系统,完成了对双通道AD器件AD9238与自适应滤波器的高速匹配控制,在QuartusⅡ上进行了仿真,给出了系统硬件实现的原理框图,并将采样滤波控制器与异步FIF0集成到同一芯片上,既能有效降低高频可能引起的干扰又降低了系统的成本。

    标签: FPGA 高速采样 自适应滤波

    上传时间: 2013-06-01

    上传用户:ynwbosss

  • FPGA在电机控制器中的应用研究

    随着国民经济的飞速发展,传统的电机已无法满足当前工程的要求,其作用也由过去简单的起停控制、提供动力上升到要求对其速度、位置、转矩等进行精确的控制,并能实现快速加速、减速、反转以及准确停止等,使被驱动的机械运动符合于集的要求。在集成电路、现代电子技术及控制理论飞速发展的今天,电机控制技术也得到了飞快的发展,电机控制器也由模拟分立元件构成的电路向数模混合、全数字方向发展。本论文主要研究了FPGA芯片在电机控制器中的应用。 论文首先对无刷直流电机系统进行了综合性论述。对系统的组成、及系统中主要部分:如位置传感器、逆变器和功率器件、供电直流电源进行了较详细的说明;并且提出了与本研究相关的控制机理和实施方案。 其次,论文对FPGA芯片的特点及配置电路、以及以FPGA-FLEX10K10为核心的控制器电路的组成进行了较详细的论述;同时对超高速集成电路硬件描述语言(VHDL)的特点和应用进行了研究;并提出了应用FPGA芯片对电机速度进行控制的系统构成及工作原理。 论文还对FPGA芯片与DSP芯片共同完成电机控制的方案进行了论述,利用ALTERA公司的FPGA芯片完成了电机控制器的设计、制造和调试,并在此基础上分析研究了利用此控制器对无刷直流电机进行调速控制的方法;两种控制器共同工作,组合方便、功能强大,适合在高精度、高效、宽变速控制的应用场合下,可对电机实现精度更高、策略更复杂的控制。 论文最后还对在具体产品中的应用效果及行了简单分析。

    标签: FPGA 电机控制器 中的应用

    上传时间: 2013-08-04

    上传用户:小鹏

  • QPSK基带通信设计及其FPGA实现的研究

      全数字调制解调技术具有多速率、多制式、智能性等特点,这极大的提高了通信系统的灵活性和通用性,符合未来通信技术发展的方向。  本文从如下几个方面对全数字调制解调器进行了深入系统研究:1,在介绍全数字调制解调器的发展现状和研究QPSK通信调制解调方式的基础上,依据软件定性仿真分析了QPSK正交调制解调系统,设计出了满足系统要求的实现电路框图并选定了芯片;2,在完成了基于FPGA芯片实现QPSK调制解调的算法方案设计基础上,利用VHDL语言完成了芯片程序的设计,并对其进行了调试和功能仿真;3,利用设计出的调制解调器与选定的AD、DA、正交调制解调芯片,完成了QPSK通信系统的硬件电路的设计并完成了调制电路的研制;4,完成电路的信息速率大于300Kbps,产生的中频信号中心频率70MHz,带宽500KHz,满足系统设计要求,由于时间关系解调电路仍在调试中。  本文基于FPGA实现的QPSK数字调制解调器具有体积小、集成度高和软件可升级等优点,这为设计高集成和高灵活性的通信系统提供了技术基础。

    标签: QPSK FPGA 基带 通信设计

    上传时间: 2013-07-08

    上传用户:xinshou123456

  • 基于DSP与FPGA的智能绞车系统研究

    在测井过程中,由于测井深度直接影响到其它测井信息的准确性,所以精确的测井深度变得越来越重要。本文针对现有绞车系统的不足(CPU为单片机决定其精度不高、缺少完善的深度校正系统等),首次将DSP与FPGA应用到测井绞车系统中,充分利用FPGA硬件资源丰富、速度快及DSP软件设计灵活的特点,使系统硬件、软件结构更加合理,功能得到增强,性价比进一步提高,从而优化了整个系统,为今后绞车设计提供了新的方法和途径。 本文相对其它绞车系统的设计,主要特点有:设计了比较完善的深度校正模块(深度脉冲校正、根据磁记号与磁定位信号的校正、由张力等原因引起的电缆形变的校正)。将打标和测量一体化。设计了方便的通信接口(校正后的深度脉冲及DSP通过RS232与主测井仪的通信)。使用DSP作为CPU并且配合FPGA作预处理从而提高了测量深度的准确性。电路采用了可编程逻辑器件,提高了电路工作的可靠性,减小了电路板面积。另外,本文在研究电缆绞车系统的同时,对测井的地面信号处理也进行了初步的研究,主要是对趋肤效应的校正做了初步的研究。 本文所完成的是一个完整的测量与打标系统,通过室内与现场实验,得出该系统具有高精度、高智能化等优点。最后,本文对该系统的发展方向作了展望。

    标签: FPGA DSP 绞车 系统研究

    上传时间: 2013-07-08

    上传用户:星仔