通过对计算机的组织与结构的分析，综合运用所学计算机原理知识，设计并实现较为完整的计算机，即模型机。它可以完成一般计算机的最基础功能，具备16条基本指令，以及4种寻址方式等。并且，计算机数据通路的控制将由微程序控制器来完成，CPU从内存中取出一条机器指令到指令执行结束的一个指令周期全部由微指令组成的序列来完成，即一条机器指令对应一个微程序。设计过程包括四个部分：㈠模型机硬件组成分析；㈡指令系统设计；㈢微程序设计；㈣上机实现，示范程序。
上传时间： 2015-01-11
上传用户：change0329
一、课设目的及内容 课设目的： 1． 在掌握部件单元电路实验的基础上，进一步将其组成系统构造一台基本模型计算机。 2． 为其定义五条机器指令，并编写相应的微程序，具体上机调试掌握整机概念。 课设内容： 将机器指令对应的微代码正确地写入控存中；装载机器指令并进行检查；运行程序，停机后检查数据存贮单元中的结果与理论值是否一致。 通过对计算机的组织与结构的分析，综合运用所学计算机原理知识，设计并实现较为完整的计算机，即模型机。它可以完成一般计算机的最基础功能，具备16条基本指令，以及4种寻址方式等。并且，计算机数据通路的控制将由微程序控制器来完成，CPU从内存中取出一条机器指令到指令执行结束的一个指令周期全部由微指令组成的序列来完成，即一条机器指令对应一个微程序。设计过程包括四个部分：㈠模型机硬件组成分析；㈡指令系统设计；㈢微程序设计；㈣上机实现，示范程序。
上传时间： 2015-11-11
上传用户：yyyyyyyyyy
用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线
上传时间： 2016-04-03
上传用户：ma1301115706
VHDL是由美国国防部为描述电子电路所开发的一种语言，其全称为(Very High Speed Integrated Circuit) Hardware Description Language。 与另外一门硬件描述语言Verilog HDL相比，VHDL更善于描述高层的一些设计，包括系统级（算法、数据通路、控制）和行为级（寄存器传输级），而且VHDL具有设计重用、大型设计能力、可读性强、易于编译等优点逐渐受到硬件设计者的青睐。但是，VHDL是一门语法相当严格的语言，易学性差，特别是对于刚开始接触VHDL的设计者而言，经常会因某些小细节处理不当导致综合无法通过。为此本文就其中一些比较典型的问题展开探讨，希望对初学者有所帮助，提高学习进度。
上传时间： 2017-02-18
上传用户：nanshan
经典IC设计电子书培训教程-数字IC系统设计1102页1.1 IC系统组成概述 IC系统是什么？ 对这个问题， 算法设计工程师、 架 构设计工程师、 电路设计工程师、 版图设计工程师会给 出不同的答案。 算法设计工程师说， IC系统是完成特定功能的硬 件。 架构设计工程师说， IC包括控制、 运算、 存储 部分。 电路设计工程师说， 这是加法器、 乘法器、 与非门、 运算放大器、 开关电容等的搭配。 第一章 IC系统设计概述 版图设计工程师说， 它是多边形组成的集合。 这些答案都对。 如果把它们组合起来， 就是一个较为 完备的答案。 图1.1给出了一个常见IC系统组成的示例。 在这个 系统中， 包括如下内容： · 数字部分（可能包括微处理器、 控制电路、 数据通路等）； · 模拟部分（可能包括PLL、 A/D、 RF等）； · 连线； · I/O PAD； · 存储
标签： ic设计
上传时间： 2022-02-20
上传用户：zhaiyawei
AOE网关键路径（Activity On Edge） 数据结构其中前两个数代表两个顶点之间的通路，后两个数分别代表最早开始时间和最迟开始时间 带有*的通路组成关键路径；
上传时间： 2014-09-02
上传用户：thesk123
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-11-06
上传用户：smallfish
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-10-13
上传用户：lml1234lml
迷宫问题 任务：可以输入一个任意大小的迷宫数据，用非递归的方法求出一条走出迷宫的路径，并将路径输出； 要求： 在上交资料中请写明：存储结构、基本算法（可以使用程序流程图）、源程序、测试数据和结果、算法的时间复杂度、另外可以提出算法的改进方法； [问题描述] 走迷宫是实验心理学中一个古典问题。用计算机解迷宫路径的程序，就是仿照人走迷宫而设计的，也是对盲人走路的一个机械模仿。 [实现提示] 假设迷宫是一个矩形，我们把它分成许多小方格，在每个小方格上或者已筑成墙或者没有，这就成为一个迷宫。走迷宫就是从一个小方格沿前后左右四个方向到邻近的方格，当然不能穿墙。设迷宫的入口是在西北角那个方格，而出口是东南角那个方格。在计算机中，迷宫可用一个矩阵表示。若某小方格是墙，则相应数组变量标为 0，否则为字符1,表示可走的路。现在要编写一个程序，寻找一条从入口到出口的路线。我们可提出如下一般性问题寻找：一条从任何给定的方格到出口的路线。基本思想是： 在当前位置上向四个（或八个）方位探测前进方位，向探测到的通路方位前进一步，如此循环，直到迷宫的“出口”，或判断后宣布这是一个不存在通路的死迷宫。
上传时间： 2013-12-31
上传用户：wfl_yy
使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算，并支持浮点数加、减、乘、除四种运算，支持与、或、异或、非4种逻辑运算，支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算，支持Load/Store操作，支持地址/立即数加载操作，支持无条件转移和为0转移、非0转移、无符号>转移、无符号<转移、有符号>转移、有符号<转移等条件转移。
上传时间： 2013-12-11
上传用户：源弋弋
