基于51单片机的数字数字频率计设计与仿真文件分享，含源码及protues仿真
上传时间： 2022-07-17
上传用户：qdxqdxqdxqdx
使用3310液晶的数字频率计 频率计是我们经常会用到的实验仪器之一，本实验要使用单片机和计数电路及液晶器件来设计一个宽频的频率计。期望达到10Hz－1.1G范围的频率精确测量。
上传时间： 2015-12-09
上传用户：从此走出阴霾
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可靠性远远高于使用单片机或模拟方式实现的系统，外围电路简单。该数字频率计达到预期要求，实现了可变量程测量，测量范围0.1Hz—9999MHz，精度可达0.1Hz。
上传时间： 2016-03-20
上传用户：qq521
用89C2051做的数字频率计，有程序源代码，单片机仿真、C语言工程。
上传时间： 2017-03-04
上传用户：a673761058
简易数字频率计，VB和51单片机上下位机通信
标签： 数字频率计
上传时间： 2017-08-02
上传用户：541657925
此为等精度数字频率计的设计，用单片机汇编语言和VHDL语言实现准确的频率采集功能。
上传时间： 2017-08-05
上传用户：BIBI
对于文件名为xx.ms11的文件，需要首先安装multisim11仿真软件才能使用；对于文件名为xx.ms11的8051单片机仿真电路文件（或者PIC弹片机仿真电路文件），不仅需要首先安装multisim11仿真软件，还需要有相关的工程文件（multisim11中默认存放在C:\Documents and Settings\Windows\My Documents\National Instruments\Circuit Design Suite 11.0\MCU Workspaces路径\...中），因此建议读者进行单片机仿真时，最好按照光盘中给出的仿真电路图，在multisim11重新绘制仿真电路，重新建立相关的工程文件，以保证仿真的顺利进行。当读者创建简易数字频率计的8051单片机仿真电路时，必须在MCU Wizard的第2步中将工程文件类型设置为“下载外部文件”类型（External hex file）；具体方法请读者参考与光盘配套的书籍的第8章和光盘的“简易数字频率计\软件流程\调试”文件路径中的“调试.txt”文件（其中的第0步）和光盘的“简易数字频率计\软件流程\调试”文件路径中"图1"文件。简易数字频率计由于采用了“下载外部文件”的工程类型，因此MCU Code Manager窗口中的设置较简单：只要按照光盘中“简易数字频率计\软件流程\调试”文件路径中的“图3”文件设置好后缀为.hex的外部文件在磁盘中的路径即可。
标签： 数字频率计
上传时间： 2022-05-05
上传用户：
基于VHDL的数字频率计的设计（非常的实用
上传时间： 2013-06-06
上传用户：我们的船长
频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法：检测被测信号，时基信号的相位，当相位同步时开始计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运算得到实际频率的大小。根据M/T法的测频原理，已经出现了等精度的测频方法，但是还存在±1的计数误差。因此，本文根据等精度测频原理中闸门时间只与被测信号同步，而不与标准信号同步的缺点，通过分析已有等精度澳孽频方法所存在±1个计数误差的来源，采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用VHDL语言，成功的编写出了设计程序，并在MAX+PLUS Ⅱ软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。最后，又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。
上传时间： 2013-06-05
上传用户：wys0120
频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法：检测被测信号，时基信号的相位，当相位同步时开始计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运算得到实际频率的大小。根据M/T法的测频原理，已经出现了等精度的测频方法，但是还存在±1的计数误差。因此，本文根据等精度测频原理中闸门时间只与被测信号同步，而不与标准信号同步的缺点，通过分析已有等精度澳孽频方法所存在±1个计数误差的来源，采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用VHDL语言，成功的编写出了设计程序，并在MAX+PLUS Ⅱ软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。最后，又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。
上传时间： 2013-04-24
上传用户：qqoqoqo
