LTC®3838 是一款双输出、两相降压型控制器，其采用一种受控恒定导通时间、谷值电流模式架构，可提供快速负载阶跃响应、高开关频率和低占空比能力。开关频率范围为 200kHz 至 2MHz，其锁相环可在稳态操作期间保持固定频率，并可同步至一个外部时钟
上传时间： 2013-11-09
上传用户：uuuuuuu
目前的有源电力滤波器通常是采用基于瞬时无功功率理论的谐波电流检测方法。其中的ip-iq算法需要用到与电网电压同步的正余弦信号，即与电网电压同频同相的标准正余弦信号。该信号的获取可以采用锁相环加正余弦函数发生器的方法，也可采用软件查表的方法。本设计采用全硬件电路完成，即通过锁相环加正弦函数发生器的方法，可自动实时跟踪电网电压的频率和相位，不占用微处理器的软、硬件资源，大大降低了谐波检测算法编程的复杂度。
上传时间： 2013-10-22
上传用户：wxnumen
光伏逆变电源并网运行时本质上为电流源。其输出电流滤波不但会对电网产生严重的谐波污染，同时其输出电流锁相不精确会降低系统的转化效率。针对以上问题，采用电流瞬时值和电流有效值双闭环控制策略实现对输出电流波形的控制；研制一种具有尖峰抑制作用的LCL 滤波器，通过对其数学模型的幅频分析说明了其良好的滤波特性；设计了一种软件锁相环，并在此基础上通过α 角的修正实现了精确可靠地锁相。实验结果验证了设计的合理性和正确性，实现了单位功率因数输出正弦波电流。
上传时间： 2013-11-18
上传用户：ikemada
对并联谐振逆变器的工作原理(即换流过程) 进行了分析,详细地分析并联逆变器各种情况下的工作状态;通过分析得出逆变器的最佳工作状态,即容性工作状态。对锁相环的结构做了简要分析,并给出其相位模型;在此基础上以CD4046为例介绍锁相环(PLL) 电路参数的计算方法。设计了一种他激重复扫频转自激的逆变器启动电路,大大提高了逆变器启动的成功率。
上传时间： 2013-10-26
上传用户：busterman
众所周知, 每个数码系统之所以正常准确工作的基础是其心脏 – 时钟序列的无误. 而用来产生时钟信号的资源有许多种: 系统主芯片输出时钟信号, 以MCU微处理器来产生时钟, 以成本较低的晶振来产生时钟信号, 但是还是有很多人不知道或不了解我们还有另外一个选择:用一个集成电路PPL(锁相环)时钟芯片. 即使有人用过类似的时钟芯片, 但是却不知道我们现在已经有了性价比较高的LW系列芯片!
上传时间： 2013-11-19
上传用户：yupw24
Stellaris(群星)单片机的时钟选择本文论述了群星（stellaris）系列微控制器中的时钟，包括锁相环的使用和配置。
上传时间： 2014-12-27
上传用户：zhang97080564
1、 支持USB 1.1通讯协议；2、 支持高速（Full Speed、12Mbps ）和低速（Low Speed、1.5Mbps ）传输；3、 6MHz晶体，锁相环PLL振荡器提供高速、低速所需时钟源；4、 支持3个端口（endpoint），可独立编程为IN 或 OUT端口。5、 PS/2：支持PS/2协议（eg.鼠标），与USB复用。
上传时间： 2013-11-03
上传用户：hbsunhui
时钟和低功耗模式片内集成有PLL(锁相环)电路。外接的基准晶体+PLL(锁相环)电路共同组成系统时钟电路。有关引脚：XTAL1/CLKIN：外接的基准晶体到片内振荡器输入引脚；如使用外部振荡器，外部振荡器的输出必须接该脚。XTAL2：片内PLL振荡器输出引脚；CLKOUT/IOPE0：该脚可作为时钟输出或通用IO脚；可用来输出CPU时钟或看门狗定时器时钟；由系统控制状态寄存器（SCSR1)中的位14决定。
上传时间： 2013-10-24
上传用户：1159797854
TMS320LF240x DSP 课件
上传时间： 2013-11-09
上传用户：qq521
为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术，采用了直接数字式频率合成器（DDS）驱动锁相环（PLL）的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、输出杂散低的优点。基于该结构研制实现了输出频率范围为700～800 MHz的宽带频率合成器，实验结果表明该频率合成器扫描模式Δf=1 MHz锁定时间不超过20 μs，跳频模式Δf=50 MHz的定时间不超过30 μs，近端杂散抑制度优于-50 dBc。
上传时间： 2014-12-28
上传用户：assef
