quartus ii 数字钟设计 东南大学大二电路实验验收资料
上传时间： 2013-10-20
上传用户：dengzb84
用FPGA设计多功能数字钟
上传时间： 2013-10-27
上传用户：ommshaggar
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。
上传时间： 2013-10-24
上传用户：古谷仁美
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。 关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
上传时间： 2013-11-10
上传用户：hz07104032
哈夫曼数图形输出,建立,查询,删除,课程设计资料
上传时间： 2013-12-19
上传用户：小鹏
数电\_数字控制系统——原理、硬件与软件
上传时间： 2015-03-06
上传用户：vodssv
软件类型: 进销存（源代码）数 据 库: ADO语 言: VB6+ADO级 别: 简单备 注:软件工程课程设计。希望能够给你带来学习上的帮助
上传时间： 2014-01-15
上传用户：wuyuying
课程设计要求设计并用FPGA实现一个数字频率计，具体设计要求如下： 测量频率范围： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极管 编程语言：Verilog HDL / VHDL
上传时间： 2013-12-21
上传用户：1583060504
采用数组方式生成的"学生成绩管理系统" 全C语言编制.....适合学生在学校课程设计参考..功能比较齐全...有创建,查找,排序,显示,插入,删除...附带子程序..校验输入的正确性...在turbo c 2.0下测试通过
上传时间： 2014-12-21
上传用户：changeboy
此文件是本人设计的一个多功能数字钟的详细资料,现供大家参考.
上传时间： 2013-12-12
上传用户：123啊
