vhdl设计的简易数字钟，里面有报告的模板，设计思想，设计图，模块代码，简单易懂。
上传时间： 2016-03-03
上传用户：kristycreasy
基于Verilog HDL设计的多功能数字钟，有兴趣的
上传时间： 2013-11-26
上传用户：宋桃子
ewb仿真 数字逻辑课程设计 使用电脑EWB仿真技术，独立完整地设计一定功能的电子电路
上传时间： 2016-03-07
上传用户：zhuimenghuadie
关于我的数字钟的设计,设计一个24小时的数字闹钟，该数字闹钟的面板如图9.1所示,它包括以下几个组成部分：(1)显示屏，由7个七段数码管组成，其中6个用于显示当前时间(时：分：秒)或设置的闹钟时间，而另一个则用于显示系统内部产生的周期性循环变化的待选预置数字； (2)YES（确认）键：用于输入新的时间或新的闹钟时间时，对每位待选预置数字输入的确认；(3)TIME(时间)键：用于确定新的时间设置；(4)ALARM(闹钟)键：用于确定新的闹钟时间设置，或显示已设置的闹钟时间；(5)扬声器，在当前时钟时间与闹钟时间相同时，发出蜂鸣声。
上传时间： 2013-12-10
上传用户：wsf950131
基于FPGA的多功能数字钟Verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成），以24小时循环为计时基准。 2. 具有调节小时、分钟的功能。 3．具有整点报时功能，整点报时的同时数码管显示闪烁提示。
上传时间： 2016-03-10
上传用户：cc1915
EDA大作业设计报告 题 目： 数字钟的设计与制作 学 年： 学 期： 第二学期 专 业： 电子信息工程
上传时间： 2013-12-17
上传用户：阿四AIR
【设计题目】 多功能数字钟的设计 【设计目的】 1掌握数字系统的分析和设计方法 2能够熟练的、合理的选用集成电路器件 3熟悉EWB软件的使用。 【设计指标及要求】 设计一个多功能数字钟，以一昼夜24小时为一个计数周期。准确计时，具有“时”“分”“秒”数字显示。整点能自动打点、报时。要求报时声响四低一高，最后一响为整点。具有校时功能。要求电路主要采用中小规模CMOS集成电路。要求电路尽量简化，并选用同类型的器件。在EWB电子工作平台上进行电路的设计和计算机仿真。
上传时间： 2014-12-08
上传用户：亚亚娟娟123
是基于EDA系统上的一24小时制的数字钟设计，利用EDA系统通过Quartus2直接运行。
上传时间： 2014-01-11
上传用户：13681659100
求(汇编语言课程设计)八位数字抢答器
上传时间： 2016-03-23
上传用户：leixinzhuo
数字信号处理的一个课程设计，希望大家一起探讨一下
标签： 数字信号处理
上传时间： 2013-12-23
上传用户：qlpqlq
