数字图像处理技术是信息科学中近几十年来发展最为迅速的学科之一。目前，数字图像处理技术被广泛应用于航空航天、通信、医学及工业生产等领域中。数字图像处理的特点是处理的数据量大，处理非常耗时，本文研究了在FPGA上用硬件描述语言实现图像处理算法，通过功能模块的硬件化，解决了视频图像处理的速度问题。随着微电子技术的高速发展，FPGA为数字图像信号处理在算法、系统结构上带来了新的方法和思路。 本文设计的基于FPGA的图像处理系统，是一个具有视频图像采集、图像处理、图像显示功能的图像处理系统。该系统采用Altera公司FPGA芯片作为中央处理器，由视频解码模块、图像处理模块、视频编码模块组成。模拟视频信号由CCD传感器送入，经视频解码芯片SAA7113转换成数字视频信号后，图像处理模块完成中值滤波和边缘检测这两种图像处理算法，视频编码芯片SAA7121将数字视频信号转换成模拟视频信号输出。 整个设计及各个模块都在Altera公司的开发环境QuartusⅡ以及第三方仿真软件Modelsim上进行了仿真及逻辑综合。仿真结果表明，使用FPGA硬件处理图像数据不仅能够获得良好的处理效果，处理速度也远远高于软件法处理的方法。
上传时间： 2013-04-24
上传用户：han_zh
数字视频监控技术无论是在军事领域还是在民用领域，都有着重要的作用和广泛的应用市场及前景。迫切的军用和民用需求，推动着视频监控技术持续而迅猛的发展。为了提高监控视频的图像质量，使设备小型化，以便能满足各种条件下的适用场合，目前基于FPGA的数字视频侦察监控系统已成为一种主流的解决方案。 本文设计了一种可以在战场上使用的数字视频侦察监控系统。该系统配备了12路摄像头，当侦察车或者装甲车在向前进的时候，可以做到对周围的环境全方位的侦察监控，从而对判断战场的情况起到了巨大的作用。 本文首先介绍了数字视频监控技术的发展与现状，视频数据的产生以及接收特性和FPGA技术的基本概念，在此基础上研究了视频信号的组成方式、VGA、DVI显示接口以及显示器的工作原理，分析了采用FPGA实现整个系统的可能性。接着，在充分考虑了要求达到的标准以后，选用了视频解码芯片SAA7111A、视频编码芯片ADV7125、DVI发送芯片TFP410、CY7C1061AV33型SRAM以及EP2C35FBGA672型FPGA芯片应用于硬件电路设计。然后设计出电路原理图以及PCB版图。最后，根据系统工作要求，本文设计了FPGA系统中的片内逻辑模块，包括视频采集缓冲异步FIFO（先进先出）模块、I2C总线配置模块、视频帧存控制模块、VGA视频显示模块、DVI视频显示模块等。在此基础上完成了系统软硬件调试，最终成功的实现了12路摄像头的切换显示和对周围环境的全方位监控，达到了预定的设计目标。
上传时间： 2013-07-30
上传用户：yw14205
在图像处理、数据传输、雷达接收等现代信号处理领域，对信号处理的稳定性、实时性和灵活性都有很高的要求。FIR数字滤波器因其线性相位特性满足了现代信号处理领域对滤波器的高性能要求，成为应用最广泛的数字滤波器之一。高密度的FPGA兼顾实时性和灵活性，为FIR数字滤波器的实现提供了强大的硬件支持。 现今FIR数字滤波器的FPGA实现方法中最常用的是基于DA的实现方法和基于CSD编码的实现方法，本文对这两种实现方法进行了深入的探讨，并进行了一定的改进。本论文所做的主要工作和创新如下： 1、对FIR数字滤波器的硬件实现方法进行了理论研究，其中着重对并行FIR数字滤波器的实现方法进行了深入探讨并提出了一个改进的实现方法：基于CSD-DA的改进实现方法。这个实现方法在一定情况下比单纯的基于CSD编码的实现方法和基于DA的实现方法都要节约芯片面积。 2、经过电路建模和数学推导提出了“CSD-DA择优比较法”。该比较法可以从基于CSD编码的实现方法、基于DA的实现方法以及基于CSD-DA的改进实现方法中较精确的选择出最佳实现方法。 3、用Cyclone EPEC6Q240C8芯片和音频编解码芯片TLV320AIC23B实现了一个可以滤除音频信号中高频噪声的音频FIR数字低通滤波器。
上传时间： 2013-06-07
上传用户：zhangyi99104144
软件无线电（Software Defined Radio）是无线通信系统收发信机的发展方向，它使得通信系统的设计者可以将主要精力集中到收发机的数字处理上，而不必过多关注电路实现。在进行数字处理时，常用的方案包括现场可编程门阵列（FPGA）、数字信号处理器（DSP）和专用集成电路（ASIC）。FPGA以其相对较低的功耗和相对较低廉的成本，成为许多通信系统的首先方案。正是在这样的前提下，本课题结合软件无线电技术，研究并实现基于FPGA的数字收发信机。 @@ 本论文主要研究了发射机和接收机的结构和相关的硬件实现问题。首先，从理论上对发射机和接收机结构进行研究，找到收发信机设计中关键问题。其次，在理论上有深刻认识的基础上，以FPGA为手段，将反馈控制算法、反馈补偿算法和前馈补偿算法落实到硬件电路上。同步一直是数字通信系统中的关键问题，它也是本文的研究重点。本文在研究了已有各种同步方法的基础上，设计了一种新的同步方法和相应的接收机结构，并以硬件电路将其实现。最后，针对所设计的硬件系统，本文还进行了充分的硬件系统测试。硬件测试的各项数据结果表明系统设计方案是可行的，基本实现了数字中频收发机系统的设计要求。 @@ 本文中发射机系统是以Altera公司EP2C70F672C6为硬件平台，接收机系统以Altera公司EP2S180F1020C3为硬件平台。收发系统均是在Ouartus Ⅱ 8．0环境下，通过编写Verilog HDL代码和调用Altera IP core加以实现。在将设计方案落实到硬件电路实现之前，各种算法均使用MATLAB进行原理仿真，并在MATLAB仿真得到正确结果的基础上，使用Quartus Ⅱ 8．0中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。所有仿真结果无误后，可下载至硬件平台进行调试，通过Quartus Ⅱ 8．0中集成的SignalTap逻辑分析仪，可以实时观察电路中各点信号的变化情况，并结合示波器和频谱仪，得到硬件测试结果。 @@关键词：SDR；数字收发机；FPGA；载波同步；符号同步
上传时间： 2013-04-24
上传用户：diaorunze
IIR数字滤波器是冲激响应为无限长的一类数字滤波器，是电子、通信及信号处理领域的重要研究内容，国内外学者对IIR数字滤波器的优化设计进行了大量研究。其中，进化算法优化设计IIR数字滤波器虽然取得了一定的效果，但是其也有自身的一些不足；另外，基于粒子群算法以及人工鱼群算法的IIR数字滤波器优化设计也取得了较好的效果。但这些方法都是将多目标优化问题转化为单目标优化问题，这种方法是将每个目标赋一个权值，然后将这些赋了权值的目标相加，把相加的结果作为目标函数，在此基础上寻找目标函数的最小值，这样做造成的问题是可能将其中的任何一种满足目标函数值最小的情况作为最优解，但实际上得到的不一定是最优解。也就是说，单目标的方法难以区分哪一种情况为最优解，这样的寻优模型从理论上来说是难以得到最优解的。另外，在将多目标转化为单目标时，各个目标的权值难以确定，而且最终只能得到唯一解。针对这些问题，本文在研究传统遗传算法、进化规划算法以及量子遗传算法的IIR数字滤波器优化设计的基础上，将重点研究IIR数字滤波器的粒子进化规划优化、遗传多目标优化以及量子多目标优化。另外，由于在通信系统中IIR数字滤波器有广泛应用，并且大量采用FPGA实现，多目标优化方法得到的滤波器性能也值得验证，因此，对多目标优化方法得到的IIR数字滤波器系数进行FPGA仿真验证有重要的现实意义。 @@ 论文的主要工作及研究成果具体如下： @@ 1.分析IIR数字滤波器的数学模型及其优化设计的参数；针对低通IIR数字滤波器，采用遗传算法及量子遗传算法对其进行优化设计，并给出相应的仿真结果及分析。 @@ 2.针对使用进化规划算法优化设计IIR数字滤波器时容易陷入局部极值的问题，研究粒子进化规划算法，并将其应用于IIR数字滤波器的优化设计，该算法将粒子群优化算法与进化规划算法相结合，继承了粒子群算法局部搜索能力强和进化规划算法遗传父代优良基因能力强的优点。将这种新的粒子进化规划算法应用于IIR低通、高通、带通、带阻数字滤波器的优化设计，显示了较好的效果。 @@ 3.优化设计IIR数字滤波器时，通常将多目标转化为单目标的优化问题，这种方法虽然设计简单，但是在将多目标转化为单目标时，各个目标的权值难以确定，而且最终只能得到唯一解，不能提供更多的有效解给决策者。针对常 用基于单目标优化算法的不足，在分析IIR数字滤波器优化模型和待优化参数的基础上，本文研究遗传算法的IIR数字滤波器多目标优化设计方法，该方法将多个目标值直接映射到适应度函数中，通过比较函数值的占优关系来搜索问题的有效解集，使用这种方法可以求得一组有效解，并且将多目标转化为单目标的优化方法得到的唯一解也能被包括在这一组有效解中。@@ 4.将量子遗传算法应用于IIR数字滤波器多目标优化设计，研究量子遗传算法的IIR数字滤波器多目标优化设计方法，并将优化结果与传统遗传算法的多目标优化方法进行了比较。仿真结果表明，在对同一种滤波器进行优化设计时，使用该方法得到的结果通带波动更小，过渡带更窄，阻带衰减也更大。 @@ 5.针对IIR数字滤波器的硬件实现问题，在对IIR数字滤波器的结构特征进行分析的基础上，分别采用遗传多目标优化方法量子多目标方法优化设计IIR数字滤波器的系数，然后针对两组系数进行了FPGA( Field-Programmable GateArray，现场可编程门阵列)仿真验证，并对两种结果进行了对比分析。 @@关键词：IIR数字滤波器；优化设计
上传时间： 2013-06-09
上传用户：熊少锋
数字电子技术-中文经典 是学习数字电路一份非常有用的PPT教程
标签： 数字电子技术
上传时间： 2013-04-24
上传用户：uuuuuuu
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟，减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小，输出时钟的精度更高，但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑，我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础，对全数字延时锁相环(DLL)电路进行分析研究和设计，在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里，从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作，通过比较DLL与PLL、数字DLL与模拟DLL，深入的分析了全数字DLL模块电路组成结构和工作原理，设计出了符合指标要求的全数字DLL模块电路，为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展，然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑，给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析，验证电路功能，得出应用参数。在设计中，用Verilog-XL对部分电路进行数字仿真，Spectre对进行部分电路的模拟仿真，而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模，设计出的DLL工作频率范围从25MHz到400MHz，工作电压为1.8V，工作温度为-55℃～125℃，最大抖动时间为28ps，在输入100MHz时钟时的功耗为200MW，达到了国外同类产品的相应指标。最后完成了输出电路设计，可以实现时钟占空比调节，2倍频，以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。
上传时间： 2013-06-10
上传用户：yd19890720
数字存储示波器在仪器仪表领域中占有重要的地位，应用范围相当广泛，所以对示波器的研制有重要的理论和实际意义。本文针对数字存储示波器的设计进行了深入的研究，旨在研制出100MHz带宽的数字存储示波器。 从各个方面考虑，选用了DSP、FPGA和单片机的方案来设计整个系统。整个系统采用单通道的方式。信号进来首先经过前端的调理电路把信号电压调整到AD的输入电压范围之内，这里调理电路主要是由信号衰减电路和信号放大电路所组成。调理后的信号再送到AD变换电路里面完成信号的数字化。然后把AD转换后的数据送到FPGA中，并把数据保存到FPGA中的FIFO中，FPGA中的电路主要包括有FIFO、触发系统、峰值检测、时基电路等。 DSP处理器主要是用来从FIFO中提取数据并进行相应的处理。因为DSP运算速度快，所以本文利用DSP来完成滤波和波形重建的时候的插值算法等功能。然后DSP利用其多缓冲串口把数据送到单片机，单片机把从DSP中发送过来的数据显示到LCD上，同时利用单片机来管理键盘等功能。在软件方面主要完成了程序的一些初始化驱动，比如说是FLASH驱动、LCD驱动、DSP串口初始化、FPGA初始化等相关工作。 由于本文采用FPGA，使得数字存储示波器的设计比较灵活，容易升级。可以根据自己的需要进行相关的改进，例如对外围电路做进一步地扩展。
上传时间： 2013-04-24
上传用户：hw1688888
在现代电子系统中，数字化已经成为发展的必然趋势，接收机数字化是电子系统数字化中的一项重要内容，对数字化接收机的研究具有重要的意义。随着数字化理论和微电子技术的迅速发展，高速的中频数字化接收机的实现已经成为可能。本文研究了一种基于FPGA的软件无线电数字接收平台的设计，并着重研究了其中数字中频处理单元的设计和实现。FPGA器件具有设计灵活、开发周期短和开发成本低等优点，所以广泛应用于各种通信系统中。相比于传统的DSP串行结构，FPGA能够进行流水线性设计，对数据进行并行处理，所以FPGA在进行数据量大，要求实时处理的系统设计时有很大的优势。 本文首先首先分析了软件无线电当前的发展趋势及技术现状，针对存在的处理速度跟不上的DSP瓶颈问题，提出了中频软件无线电的FPGA实现方案。本文以FPGA实现为重点，在深入分析软件无线电相关理论的基础上，着重研究和完成了中频软件无线电数字接收平台两大模块的FPGA实现：数字下变频相关模块和数字调制解调模块。其中，在深入研究数字下变频实现结构的基础上，首先对数字下变频模块的数控振荡器(NCO)采用了直接频率合成技术(DDS)实现，其频率分辨率高，灵活，易于实现；高效抽取滤波器组由积分梳状滤波器(CIC)，半带滤波器(HB)，FIR滤波器组成。对积分梳状滤波器(CIC)本文采用了Hogenaur“剪除”理论对内部寄存器的位宽进行改进，极大地节约了资源，提高了运行速率。对FIR滤波器和半带滤波器采用了(DA)分布式算法，它的运行速度只与数据的宽度有关，只有加减法运算和二进制除法，既缩减了系统资源又大大节省了运算时间，实现了高效的实时处理。对数字调制解调模块，重点研究和完成了2ASK和2FSK的调制解调的FPGA实现，模块有很好的通用性，能方便地移植到其它的系统中。在文章的最后还对整个系统进行了Matlab仿真，验证了系统设计思想的正确性。在系统各个关键模块的设计过程中，都是先依据一定的设计指标进行verilog编程，然后再在Quartus软件中编译，时序仿真测试，并与Matlab仿真结果进行对比，验证设计的正确性。
上传时间： 2013-05-18
上传用户：450976175
本研究针对目标识别等系统中由于载机转动而使目标图像发生旋转，给测量及人眼观察带来的影响，因此需要对目标图像进行实时的反旋转处理，对目前出现的消像旋技术进行分析和比较，选择从电子学消旋方法出发，研究图像消像旋的方法，并给出了基于FPGA的实时消像旋系统的完整结构和相应的算法设计。 本文在对电子图像消旋原理的深入分析的基础上，设计并利用Visual C++6.0软件仿真实现了一种优化的快速旋转算法，再利用后插值处理保证了图像的质量；构建了以ACEX EP1K100为核心的数字图像实时消像旋系统，利用VHDL硬件描述语言实现了整个消像旋算法的FPGA设计。该系统利用高速相机和Camera Link接口传输图像，提高了系统的运行速度。利用QuartusII和Matlab软件对整个算法设计进行混合仿真实验。实验结果表明，该系统能够成功地对采集到的灰度图像进行消像旋处理，旋转后的图像清晰稳定，像素误差小于一个像素，而且对于视频信号只有一帧的延时不到20ms，达到系统参数要求。
上传时间： 2013-07-04
上传用户：MATAIYES
