基于锁相环Top-down的建模方法在MATLAB环境下建立数字锁相环完整的仿真模型,并用SIMULINK对数字锁相环的仿真模型进行仿真。
上传时间: 2014-01-15
上传用户:大三三
数字锁相环设计,深入了解锁相环设计,对于想要了解锁相环内部机理的朋友是很有帮助的
标签: 数字锁相环
上传时间: 2017-04-08
上传用户:784533221
数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比,DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。
上传时间: 2013-12-18
上传用户:libenshu01
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法,详细叙述了其工作原理和设计思想,并用可编程逻辑器件FPGA实现。
上传时间: 2017-05-11
上传用户:Divine
把动态口令技术和数字签名技术的原理相结合,提出了一种新的基于数字签名技术的动态身份认证系统
上传时间: 2014-01-24
上传用户:66666
MATLAB的部分源代码,与MATLAB数字信号处理与应用一书相配套
上传时间: 2014-07-13
上传用户:xiaoxiang
数字通信中的数字调制方式之BPSK(二进制相移键控)调制和解调的m语言,
上传时间: 2017-06-21
上传用户:hongmo
关于数字通信中四相调制的原理介绍和应用分析.
上传时间: 2017-07-06
上传用户:洛木卓
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上; 顶层文件是PLL.GDF
上传时间: 2017-07-24
上传用户:璇珠官人
介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器,可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理,提出了各单元电路的设计和实现方法,并给出了关键部件的VHDI 代码,最后用FPGA 予以实现。
上传时间: 2017-08-18
上传用户:love_stanford