Port1.0 使用说明 Port1.0是作者本人在进行电子制作和维修过程中萌发的一个思路。在电子制作、维修中，经常要用到多路的脉冲信号或是要测量多路的脉冲信号。本软件可通过微机并口向用户提供多达12路的标准TTL脉冲信号，同时可进行5路的标准TTL脉冲信号的波形显示。 软件的使用方法极为简单。输出信号时，只要选中或取消引脚号，就能在相应的引脚得到相应的脉冲信号（统一为选中为高电平，取消为低电平），“清零”按钮为对应该组的所有信号清零。 输入信号的波形显示，按“开始”按钮为开始进行显示，“停止”为暂停。 在设置面板中，“数据读入时间间隔”为读入时间的设定。“并行打印端口设置”为显示微机中存在的可用打印端口，并可以设定本软件当前要使用的端口（如只有一个可用端口，就为缺省端口，如有多个可用端口软件自动选择最后一个可用端口为当前使用端口）。 本软件的输入波形显示没有运用VXD等的技术支持，在速度上不能做到高频的实时性，只能用在低速的环境下。这个版本没有提供多数据的连续输出。这些问题在下一个版本中得到改进和支持。 本软件可使用在微机的打印适配器、打印机等各种的并口设备检修中，还可用在各种数字电路、单片机的制作和维修中。在下一版本在这方面会有更大的支持。 * 注意：只支持win9x * 注意：并口的输入/输出电平为0－5伏TTL，不能连接高电压高电流的电路，以免埙坏主板或打印适配器。要连接COMS的0－12伏时请用户自做转换电路再连接。 * 注意：在使用本软件时最好不要同时使用打印机之类的并口设备。如本程序已运行请先关闭，再使用并口设备。
上传时间： 2014-04-18
上传用户：paladin
ELECTRONICS WORKBENCH EDA（以下简称EWB）软件是交互图像技术有限公司（INTERACTIVE IMAGE TECHNOLOGIES Ltd）在八十年代末推出的EDA软件，其EWB5.0于96年推出，占用硬盘空间很小，只有16M，是个模拟电路和数字电路混合仿真的EDA软件，它的仿真功能十分强大，可以几乎100％地仿真出真实电路的结果，而且它在桌面上提供了各种各样的电子工具，如万用表、示波器、信号发生器、逻辑分析仪等等，它的器件库中则包含了许多大公司的晶体管元器件、集成电路和数字门电路，器件库中没有的元器件，还可以由外部模块导入，在众多的电路仿真软件中，EWB是最容易学会的，它的工作界面非常直观，原理图和各种工具都在同一个窗口内，未接触过它的人稍加学习就可以很熟练地使用该软件，对于电子设计工作者来说，它是个极好的EDA工具，许多电路你无需动用烙铁就可得知它的结果，而且若想更换元器件或改变元器件参数，只需点点鼠标即可，它也可以作为电学知识的辅助教学软件使用，利用它可以直接从屏幕上看到各种电路的输出波形。EWB的兼容性也较好，其文件格式可以导出成能被ORCAD或PROTEL读取的格式，它是笔者最喜欢的EDA软件之一,
标签： Electronic Workbench 5.0 5.2
上传时间： 2013-10-10
上传用户：xanxuan
中兴通讯硬件一部巨作－信号完整性 近年来，通讯技术、计算机技术的发展越来越快，高速数字电路在设计中的运用越来 越多，数字接入设备的交换能力已从百兆、千兆发展到几十千兆。高速数字电路设计对信 号完整性技术的需求越来越迫切。 在中、 大规模电子系统的设计中， 系统地综合运用信号完整性技术可以带来很多好处， 如缩短研发周期、降低产品成本、降低研发成本、提高产品性能、提高产品可靠性。 数字电路在具有逻辑电路功能的同时，也具有丰富的模拟特性，电路设计工程师需要 通过精确测定、或估算各种噪声的幅度及其时域变化，将电路抗干扰能力精确分配给各种 噪声，经过精心设计和权衡，控制总噪声不超过电路的抗干扰能力，保证产品性能的可靠 实现。 为了满足中兴上研一所的科研需要， 我们在去年和今年关于信号完整性技术合作的基 础上，克服时间紧、任务重的困难，编写了这份硬件设计培训系列教材的“信号完整性” 部分。由于我们的经验和知识所限，这部分教材肯定有不完善之处，欢迎广大读者和专家 批评指正。 本教材的对象是所内硬件设计工程师， 针对我所的实际情况， 选编了第一章——导论、 第二章——数字电路工作原理、第三章——传输线理论、第四章——直流供电系统设计， 相信会给大家带来益处。同时，也希望通过我们的不懈努力能消除大家在信号完整性方面 的烦脑。 在编写本教材的过程中，得到了沙国海、张亚东、沈煜、何广敏、钟建兔、刘辉、曹 俊等的指导和帮助，尤其在审稿时提出了很多建设性的意见，在此一并致谢！
上传时间： 2013-11-03
上传用户：奇奇奔奔
做数字电路非常好的综合工具，完全破解了的，一共23个文件
标签： Synplify_Pro part 01
上传时间： 2013-11-02
上传用户：hanwu
FPGA CPLD已成为业界焦点，这篇经验总结出自高人之手
上传时间： 2013-11-10
上传用户：苍山观海
VHDL程序讲解，配合实例，适合初学者，大学期间可用
上传时间： 2013-12-30
上传用户：米米阳123
在高速数字电路飞速发展的今天，信号的频率不断提高, 信号完整性设计在P C B设计中显得日益重要。其中由于传输线效应所引起的信号反射问题是信号完整性的一个重要方面。本文研究分析了高速PCB 设计中的反射问题的产生原因，并利用HyperLynx 软件进行了仿真，最后提出了相应的解决方法。
上传时间： 2013-12-18
上传用户：lht618
信号完整性是高速数字系统中要解决的一个首要问题之一，如何在高速PCB 设计过程中充分考虑信号完整性因素,并采取有效的控制措施,已经成为当今系统设计能否成功的关键。在这方面，差分线对具有很多优势，比如更高的比特率 ,更低的功耗 ,更好的噪声性能和更稳定的可靠性等。目前，差分线对在高速数字电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分线对设计。介绍了差分线对在PCB 设计中的一些要点，并给出具体设计方案。
上传时间： 2013-10-26
上传用户：lps11188
随着HDL Hardware Description Language 硬件描述语言语言综合工具及其它相关工具的推广使广大设计工程师从以往烦琐的画原理图连线等工作解脱开来能够将工作重心转移到功能实现上极大地提高了工作效率任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其它事情交给工具就行了在这种思想影响下工程师在用HDL语言描述电路时脑袋里没有任何电路概念或者非常模糊也不清楚自己写的代码综合出来之后是什么样子映射到芯片中又会是什么样子有没有充分利用到FPGA的一些特殊资源遇到问题立刻想到的是换速度更快容量更大的FPGA器件导致物料成本上升更为要命的是由于不了解器件结构更不了解与器件结构紧密相关的设计技巧过分依赖综合等工具工具不行自己也就束手无策导致问题迟迟不能解决从而严重影响开发周期导致开发成本急剧上升 目前我们的设计规模越来越庞大动辄上百万门几百万门的电路屡见不鲜同时我们所采用的器件工艺越来越先进已经步入深亚微米时代而在对待深亚微米的器件上我们的设计方法将不可避免地发生变化要更多地关注以前很少关注的线延时我相信ASIC设计以后也会如此此时如果我们不在设计方法设计技巧上有所提高是无法面对这些庞大的基于深亚微米技术的电路设计而且现在的竞争越来越激励从节约公司成本角度出 也要求我们尽可能在比较小的器件里完成比较多的功能 本文从澄清一些错误认识开始从FPGA器件结构出发以速度路径延时大小和面积资源占用率为主题描述在FPGA设计过程中应当注意的问题和可以采用的设计技巧本文对读者的技能基本要求是熟悉数字电路基本知识如加法器计数器RAM等熟悉基本的同步电路设计方法熟悉HDL语言对FPGA的结构有所了解对FPGA设计流程比较了解
上传时间： 2015-01-02
上传用户：refent
在模拟电路中的地线设计与数字电路中的地线设计，理论上要分开走，这样可以用不同标准的耦合电容去除，数字电路中的地线是DGND，模拟电路中的地线是AGND，而打磨三诺音箱中的功放部分，是典型的对模拟放大电路的打磨，因此功放中提到的地线就是AGND。
上传时间： 2013-11-03
上传用户：bakdesec
