数字电路抢答器

这是一个数电的六选手抢答器的设计报告内容详细具体请查收

这是一个数电的六选手抢答器的设计报告内容详细具体请查收

标签： 数电抢答器报告

上传时间： 2015-11-05

上传用户：zhangyi99104144
数字时控器题目要求： 1、在定时范围1分钟内

数字时控器题目要求： 1、在定时范围1分钟内，用开关设置两个任意时刻t1和t2，到t1时能够自动启动某一过程，t2时停止该过程. 2、定时精度1s 3、时间由数码管显示. 4、要求计数器具有异步清零功能，计数控制功能

标签： 数字定时分时控器

上传时间： 2014-01-20

上传用户：ma1301115706
8051单片机乘法抢答器：开机后

8051单片机乘法抢答器：开机后，按0#键，随机出题，看到题目后从键盘输入答案答题正确，蜂鸣器响3声 * 继续出下一题,如果不知道答案则按0c键，提示正确的答案

标签： 8051 单片机乘法抢答器

上传时间： 2015-11-07

上传用户：zmy123
用VHDL和verilog实现的四人抢答器

用VHDL和verilog实现的四人抢答器

标签： verilog VHDL 抢答器

上传时间： 2015-11-15

上传用户：redmoons
频率计是用单片机89C51和几块数字电路几个三极管

频率计是用单片机89C51和几块数字电路几个三极管

标签： 89C51 频率计用单片机数字电路

上传时间： 2015-11-20

上传用户：731140412
数字电路抗干扰：在电子系统设计中

数字电路抗干扰：在电子系统设计中，为了少走弯路和节省时间，应充分考虑并满足抗干扰性的要求，避免在设计完成后再去进行抗干扰的补救措施。

标签： 数字电路抗干扰电子系统设计

上传时间： 2014-01-11

上传用户：330402686
关键词：FPGA 数字电路时序时延路径建立时间保持时间

关键词：FPGA 数字电路时序时延路径建立时间保持时间

标签： FPGA 数字电路保持时序

上传时间： 2013-12-21

上传用户：ruan2570406
用verilog hdl硬件描述语言实现多人抢答器功能

用verilog hdl硬件描述语言实现多人抢答器功能，有计时，计分，报警等功能。

标签： verilog hdl 硬件描述语言抢答器

上传时间： 2015-11-25

上传用户：1427796291
数字电路EDA设计基础。这是一个介绍EDA基础入门知识的讲座材料。

数字电路EDA设计基础。这是一个介绍EDA基础入门知识的讲座材料。

标签： EDA 数字电路入门知识讲座

上传时间： 2014-01-14

上传用户：erkuizhang
摘要本文介绍了一种用CPLD设计GPS数字通道相关器中C／A码产生嚣的方法

摘要本文介绍了一种用CPLD设计GPS数字通道相关器中C／A码产生嚣的方法，详细分析了设计原理并给出了相应的仿真结果．这种设计方法已在我们研制的GPS，GLONASS兼容机中得到实际应用。

标签： CPLD GPS 数字

上传时间： 2013-12-11

上传用户：cuiyashuo