SD卡和AIC23数字音频输出实验, FreeDev Audio Dsp Board采用了TI公司的TVL320AIC23 1、控制接口使用I2C，Quartus中将CS置低（器件地址0011010）。 2、数字音频接口使用了组件FreeDev_aic23,有三种测试和应用 模式，中断结合DMA方式能在NIOS II中采集和发送数据。中断信号 产生于模块中FIFO缓冲区的半满信号，读取数据端口自动清除中断 请求信号。 3、I2C IP 和FreeDev_aic23 IP分别在Quartus 工程目录中 4、SD卡读写通过SD_DAT0、SD_CLK、SD_CMD三个PIO信号线用软件 控制时序。 5、该范例读SD卡数据，通过DMA将Buffer数据送到FreeDev_aic23的 FIFO中实现数据播放。 6、SD卡中的数据必须是以48K*16bit保存的采样数据。数据可以通过SD读卡器写入。
上传时间： 2013-12-09
上传用户：aix008
基于AT89S52的自动报时数字闹钟. 该数字钟具有整点报时和闹钟功能，时间显示为 时.分.秒，以12小时制显示。可通过按键调整时间的小时位和分钟位，整点和闹钟均以闪烁方式报时。 程序分为以下模块：数码管显示模块，控制显示模块，定时器T0中断处理模块，定时器T1中断处理模块，键盘扫描模块，键盘处理模块，延时模块和整点闪烁模块
上传时间： 2014-01-03
上传用户：541657925
介绍了基于嵌入式实时操作系统uCOS - ii 的有线数字电视机顶盒的设计及其组成,并阐述其 具体实现,该机顶盒以实时多任务操作系统uCOS - ii 为核心,以信道解码模块、信号解码模块和网络链 接接口模块、遥控交互模块为基础,以有线电视机顶盒专用芯片MB87M2140 为主要实现方式,有效实现 了数字电视信号的交互应用
上传时间： 2016-01-08
上传用户：zgu489
将输入的金额数字转化为人民币的大写，其中包括三个实现方式，java,js,sql
上传时间： 2016-01-17
上传用户：wanqunsheng
本书以一种清晰并易于接受的方式将深奥的互联网技术问题表达给具有各种背景的读者。作者是互联网最早期的研究者之一，他以独树一帜的方法把技术上的准确性和当前网络的研究热点完美地结合起来，讲述了网络的底层技术和联网技术。本书是原书第2版的译本，比第1版增加了3章内容，介绍了基本网络工具、远程数字连接技术和中间件技术。对全书做了很多修改和更新。本书是描述互联网技术的经典之作，被认为是互联网技术的“圣经”。
上传时间： 2013-12-27
上传用户：ecooo
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。 【注意】秒表为后来添加功能，所以有很多功能不成熟！
上传时间： 2014-01-02
上传用户：LIKE
将数字时间转换为英语口语表达形式，控制台形式。其实核心代码为一个类，可以自己修改输出形式。 比如输入 8 15 10 45 5 30 2 20 2 40 0 0 就能转换为： It s twenty past eight It s a quarter past eight It s a quarter to eleven It s half past five It s twenty past two It s twenty to three 注意： 输入 0 0 后结束并显示结果 方式为每行两个数，中间用空格空开 第一个数0到12表示小时，第二个数0到59表示分钟
上传时间： 2013-12-09
上传用户：大融融rr
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可靠性远远高于使用单片机或模拟方式实现的系统，外围电路简单。该数字频率计达到预期要求，实现了可变量程测量，测量范围0.1Hz—9999MHz，精度可达0.1Hz。
上传时间： 2016-03-20
上传用户：qq521
FPGA中实现基于查找表方式（LUT）的DDS实现，可用在数字下变频和COSTAS锁相环中，Verilog编写，本人已经调通
上传时间： 2013-12-09
上传用户：lanjisu111
数字对数电位器PGA2311的驱动程序，PGA2311是spi总线方式，可以级联使用，一般用于音量的数字调节，每片双声道
上传时间： 2016-04-08
上传用户：PresidentHuang
