虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

数字下

  • 积分式直流数字电压表,在不使用任何积分是以AD的情况下

    积分式直流数字电压表,在不使用任何积分是以AD的情况下,设计出四位半直流数字电压表

    标签: 积分 直流 数字电压表

    上传时间: 2017-09-17

    上传用户:redmoons

  • 现代通信集成电路应用技术手册(下)565页-10.7M.pdf

    专辑类-数字处理及显示技术专辑-106册-9138M 现代通信集成电路应用技术手册(下)565页-10.7M.pdf

    标签: 10.7 565 现代通信

    上传时间: 2013-06-03

    上传用户:cuibaigao

  • 基于全数字控制的有源滤波器的软件设计.rar

    随着非线性负载在电网应用中的不断增加,给电网造成的谐波污染日益严重,已成为影响电能质量的重要因素之一。与无源滤波器相比,有源滤波器具有滤波特性好,受电网阻抗影响小,可同时补偿谐波和无功等优点,所以,有源电力滤波装置作为一项有效措施,被广泛地研究和应用。 本文首先介绍了谐波产生及其严重的危害性,综述了国内外电力系统谐波抑制技术的发展概况以及有源电力滤波器在谐波抑制中的应用前景。阐明了以DSP为核心控制芯片的有源电力滤波器数字控制系统的特点。介绍了有源电力滤波器的结构和工作原理,在瞬时无功功率理论的基础上设计了谐波电流的检测方案,提出了有源电力滤波器全数字化控制系统的实施方案,包括信号调理、过零检测、交流采样、锁相和滤波等,同时给出部分程序框图及程序和程序运行结果。为了进行更加深入的理论分析,本文在MATLAB的SIMULINK仿真环境下建立了有源电力滤波器系统的仿真模型,并对谐波电流检测方法进行了仿真对比。同时,重点进行了软件设计,包括数字锁相环、低通滤波器等,程序运行结果取得了令人满意的效果。 本文以三相并联有源电力滤波器为研究对象,设计了基于DSP芯片的数字化控制方案,该方案用一片DSP芯片TMS320F2812实现谐波指令电流计算和控制环节。并详细介绍了该控制方案的软件设计。 从目前国外的研究和使用情况来看,有源电力滤波器具有广阔的应用前景。本题目今后的重点发展方向是进行实用化研究。

    标签: 全数字 控制 有源滤波器

    上传时间: 2013-04-24

    上传用户:lifangyuan12

  • 基于嵌入式实时操作系统的全网络化数字保护装置的研究.rar

    随着电力系统自动化水平的提高以及新的变电站通信标准IEC61850的正式颁布,研究新型数字保护装置已经变的刻不容缓。本论文围绕设计和研制一套能符合IEC61850标准下变电站应用的新型数字保护装置这一课题,主要研究以太网通信在数字保护中应用的可行性并参与设计基于双网冗余的高速以太网通信网络的网络化数字保护平台,在基于网络化数字保护平台上移植嵌入式操作系统Vxworks,讨论基于VxWorks的微机保护任务的划分并详细介绍了实现馈线保护的功能和试验测试结果。 论文开始概述了目前国内外数字继电保护产品技术的发展现状并简单分析了变电站自动化通信网络和系统标准IEC61850,对未来保护装置发展趋势进行了展望,明确了微机继电保护装置网络化、平台化、标准化的发展方向。本课题组研制的网络化数字保护装置则充分的考虑了IEC61850标准分层的意义和未来变电站自动化系统发展的必然趋势,其研究对变电站改造和建设符合lEC61850标准的变电站自动化系统有重要意义。 论文首先分析数字式继电保护装置硬件平台的发展过程,介绍了基于以太网通信技术的通用网络化数字保护硬件平台设计构想,并说明了全网络化数字保护平台的优点。全网络化数字保护平台采用模件化设计,整个装置具体功能模件包括交流变换模件、数据采集模件、数据计算和逻辑处理模件、开入开出模件、以太网Hub模件、电源模件以及人机接口模件。 其次,概述以太网通信技术的发展和技术特点,并分析以太网通信技术应用于变电站自动化系统的可行性。根据提高以太网通信实时性的研究现状,介绍双网冗余高速以太网通信方案的实现,特别详细阐述了基于以太网控制芯片LAN91Clll的以太网通信接口的设计,给出LAN91C111的初始化、以太网通信发送模块以及以太网通信中断接受模块的流程。 再次,分析了在继电保护产品软件系统中应用前后台系统和嵌入式实时操作系统的区别,阐明在继电保护硬件平台上应用嵌入式实时操作系统VxWorks的优势。并重点阐述在嵌入式处理器AT91RM9200上移植VxWorks实时操作系统的过程。 论文分析了数字继电保护软件任务划分的基本原则,合理划分数字保护的任务和任务优先级,并通过调试工具WindView验证任务调度的正确性。详细的介绍网络化数字保护平台上实现馈线保护的具体功能和保护逻辑,最后通过试验测试,证明装置各项性能优越。 最后,对本论文所开展的工作作了总结,并对进一步研究的方向进行了展望。

    标签: 嵌入式 实时操作系统 保护装置

    上传时间: 2013-04-24

    上传用户:jiiszha

  • 射频功放数字预失真技术研究及其FPGA实现.rar

    随着无线通信技术的不断发展和社会需求的日益增长,对通信系统的传输质量和容量的要求也越来越大。现代通信系统为了追求更高的数据速率和频谱效率,更趋向于采用非恒定包络的调制方式,而非恒定包络调制方式对功率放大器的非线性非常敏感,加上现代通信系统对功率放大器的效率提出了更高的要求,以及功率放大器本身有限的线性度,这就使功率放大器线性化技术成为无线通信系统的关键技术之一。 本文对功率放大器的线性化技术进行了系统的研究。首先,介绍功率放大器的非线性特性、记忆效应产生原理和常见的各种线性化技术,重点研究了目前流行的自适应数字预失真技术原理。其次,介绍了功率放大器的无记忆模型和有记忆模型,以及两种实用的预失真实现方法--查表法和多项式法,在此基础上重点研究了基于QRD_RLS自适应算法的记忆多项式法预失真技术,对该算法进行了Matlab仿真分析,为后面的FPGA实现奠定基础。最后,确定了数字预失真实现的架构,介绍了与QRD_RLS算法实现相关的CORDIC技术、复数Givens旋转及Systolic阵等原理,详细阐述了基于CORDIC技术的复数QRD_RLS算法的Systolic实现,从而在FPGA上实现了数字预失真。 在软件无线电思想的指导下,本文利用System Generator软件完成了基于QRD_RLS算法的记忆多项式法的数字预失真的FPGA设计,并且在硬件平台上检验了预失真效果。

    标签: FPGA 射频功放 数字预失真

    上传时间: 2013-04-24

    上传用户:84425894

  • 基于FPGA的数字视频侦察监控系统设计.rar

    数字视频监控技术无论是在军事领域还是在民用领域,都有着重要的作用和广泛的应用市场及前景。迫切的军用和民用需求,推动着视频监控技术持续而迅猛的发展。为了提高监控视频的图像质量,使设备小型化,以便能满足各种条件下的适用场合,目前基于FPGA的数字视频侦察监控系统已成为一种主流的解决方案。 本文设计了一种可以在战场上使用的数字视频侦察监控系统。该系统配备了12路摄像头,当侦察车或者装甲车在向前进的时候,可以做到对周围的环境全方位的侦察监控,从而对判断战场的情况起到了巨大的作用。 本文首先介绍了数字视频监控技术的发展与现状,视频数据的产生以及接收特性和FPGA技术的基本概念,在此基础上研究了视频信号的组成方式、VGA、DVI显示接口以及显示器的工作原理,分析了采用FPGA实现整个系统的可能性。接着,在充分考虑了要求达到的标准以后,选用了视频解码芯片SAA7111A、视频编码芯片ADV7125、DVI发送芯片TFP410、CY7C1061AV33型SRAM以及EP2C35FBGA672型FPGA芯片应用于硬件电路设计。然后设计出电路原理图以及PCB版图。最后,根据系统工作要求,本文设计了FPGA系统中的片内逻辑模块,包括视频采集缓冲异步FIFO(先进先出)模块、I2C总线配置模块、视频帧存控制模块、VGA视频显示模块、DVI视频显示模块等。在此基础上完成了系统软硬件调试,最终成功的实现了12路摄像头的切换显示和对周围环境的全方位监控,达到了预定的设计目标。

    标签: FPGA 数字视频 监控

    上传时间: 2013-07-30

    上传用户:yw14205

  • FIR数字滤波器的FPGA最佳实现方法研究.rar

    在图像处理、数据传输、雷达接收等现代信号处理领域,对信号处理的稳定性、实时性和灵活性都有很高的要求。FIR数字滤波器因其线性相位特性满足了现代信号处理领域对滤波器的高性能要求,成为应用最广泛的数字滤波器之一。高密度的FPGA兼顾实时性和灵活性,为FIR数字滤波器的实现提供了强大的硬件支持。 现今FIR数字滤波器的FPGA实现方法中最常用的是基于DA的实现方法和基于CSD编码的实现方法,本文对这两种实现方法进行了深入的探讨,并进行了一定的改进。本论文所做的主要工作和创新如下: 1、对FIR数字滤波器的硬件实现方法进行了理论研究,其中着重对并行FIR数字滤波器的实现方法进行了深入探讨并提出了一个改进的实现方法:基于CSD-DA的改进实现方法。这个实现方法在一定情况下比单纯的基于CSD编码的实现方法和基于DA的实现方法都要节约芯片面积。 2、经过电路建模和数学推导提出了“CSD-DA择优比较法”。该比较法可以从基于CSD编码的实现方法、基于DA的实现方法以及基于CSD-DA的改进实现方法中较精确的选择出最佳实现方法。 3、用Cyclone EPEC6Q240C8芯片和音频编解码芯片TLV320AIC23B实现了一个可以滤除音频信号中高频噪声的音频FIR数字低通滤波器。

    标签: FPGA FIR 数字滤波器

    上传时间: 2013-06-07

    上传用户:zhangyi99104144

  • 基于FPGA的数字中频收发信机的设计与实现.rar

    软件无线电(Software Defined Radio)是无线通信系统收发信机的发展方向,它使得通信系统的设计者可以将主要精力集中到收发机的数字处理上,而不必过多关注电路实现。在进行数字处理时,常用的方案包括现场可编程门阵列(FPGA)、数字信号处理器(DSP)和专用集成电路(ASIC)。FPGA以其相对较低的功耗和相对较低廉的成本,成为许多通信系统的首先方案。正是在这样的前提下,本课题结合软件无线电技术,研究并实现基于FPGA的数字收发信机。 @@ 本论文主要研究了发射机和接收机的结构和相关的硬件实现问题。首先,从理论上对发射机和接收机结构进行研究,找到收发信机设计中关键问题。其次,在理论上有深刻认识的基础上,以FPGA为手段,将反馈控制算法、反馈补偿算法和前馈补偿算法落实到硬件电路上。同步一直是数字通信系统中的关键问题,它也是本文的研究重点。本文在研究了已有各种同步方法的基础上,设计了一种新的同步方法和相应的接收机结构,并以硬件电路将其实现。最后,针对所设计的硬件系统,本文还进行了充分的硬件系统测试。硬件测试的各项数据结果表明系统设计方案是可行的,基本实现了数字中频收发机系统的设计要求。 @@ 本文中发射机系统是以Altera公司EP2C70F672C6为硬件平台,接收机系统以Altera公司EP2S180F1020C3为硬件平台。收发系统均是在Ouartus Ⅱ 8.0环境下,通过编写Verilog HDL代码和调用Altera IP core加以实现。在将设计方案落实到硬件电路实现之前,各种算法均使用MATLAB进行原理仿真,并在MATLAB仿真得到正确结果的基础上,使用Quartus Ⅱ 8.0中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。所有仿真结果无误后,可下载至硬件平台进行调试,通过Quartus Ⅱ 8.0中集成的SignalTap逻辑分析仪,可以实时观察电路中各点信号的变化情况,并结合示波器和频谱仪,得到硬件测试结果。 @@关键词:SDR;数字收发机;FPGA;载波同步;符号同步

    标签: FPGA 数字中频 收发信机

    上传时间: 2013-04-24

    上传用户:diaorunze

  • WCDMA数字直放站数字上下变频及降低峰均比的研究与FPGA实现.rar

    随着3G网络建设的展开,移动用户数量逐渐增加,用户和运营商对网络的质量和覆盖要求也越来越高。而在实际工作中,基站成本在网络投资中占有很大比例,并且基站选址是建网的主要难题之一。同基站相比,直放站以其性价比高、建设周期短等优点在我国移动网络上有着大量的应用。目前,直放站已成为提高运营商网络质量、解决网络盲区或弱区问题、增强网络覆盖的主要手段之一。但由于传统的模拟直放站受周边环境因素影响较大、抗干扰能力较差、传输距离受限、功放效率低,同时设备间没有统一的协议规范,无法满足系统厂商与直放站厂商的兼容,所以移动通信市场迫切需要通过数字化来解决这些问题。 本文正是以设计新型数字化直放站为目标,以实现数字中频系统为研究重心,围绕数字中频的相关技术而展开研究。 文章介绍了数字直放站的研究背景和国内外的研究现状,阐述了数字直放站系统的设计思想及总体实现框图,并对数字直放站数字中频部分进行了详细的模块划分。针对其中的数字上下变频模块设计所涉及到的相关技术作详细介绍,涉及到的理论主要有信号采样理论、整数倍内插和抽取理论等,在理论基础上阐述了一些具体模块的高效实现方案,最终利用FPGA实现了数字变频模块的设计。 在数字直放站系统中,降低峰均比是提高功放工作效率的关键技术之一。本文首先概述了降低峰均比的三类算法,然后针对目前常用的几种算法进行了仿真分析,最后在综合考虑降低峰均比效果与实现复杂度的基础上,提出了改进的二次限幅算法。通过仿真验证算法的有效性后,针对其中的噪声整形滤波器提出了“先分解,再合成”的架构实现方式,并指出其中间级窄带滤波器采用内插级联的方式实现,最后整个算法在FPGA上实现。 在软件无线电思想的指导下,本文利用系统级的设计方法完成了WCDMA数字直放站中频系统设计。遵照3GPP等相关标准,完成了系统的仿真测试和实物测试。最后得出结论:该系统实现了WCDMA数字直放站数字中频的基本功能,并可保证在现有硬件不变的基础上实现不同载波间平滑过渡、不同制式间轻松升级。

    标签: WCDMA FPGA 数字

    上传时间: 2013-07-07

    上传用户:林鱼2016

  • 基于FPGA的高速FIR数字滤波器设计.rar

    本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。 其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算;另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。 论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明:本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。

    标签: FPGA FIR 数字

    上传时间: 2013-05-24

    上传用户:qiaoyue