可编程程控滤波器MAX262驱动.可步进设置中心频率,Q,截止频率
上传时间： 2015-12-28
上传用户：dancnc
计算无限大平板波导的截止频率的matlab源代码。具体geometry信息可以查看m源文件内的说明。
上传时间： 2013-12-09
上传用户：cursor
帮同学做的毕业设计中用到的IIR,2阶,截止频率等参数均可以任意设置
上传时间： 2014-01-04
上传用户：FreeSky
截止频率在0.3Hz的巴特沃斯低通滤波器，采用二阶级联进行编程。
上传时间： 2013-12-14
上传用户：it男一枚
一个工作频率（采样频率）100M的，截止频率10M的FIR滤波器.
上传时间： 2022-04-24
上传用户：
数字滤波的设计:FIR滤波器,设计滤波器采样频率为600hz，截止频率200hz的高通滤波器
上传时间： 2013-11-29
上传用户：watch100
在DSP中设计滤波器采样频率为600hz ，截止频率200hz 的高通滤波器IIR
上传时间： 2015-10-18
上传用户：15736969615
滤波器采样频率为600Hz ，截止频率100Hz 的10阶低通滤波器。并用汇编语言设计一个实现上面要求的FIR 滤波器 (2)要求设计滤波器采样频率为8000Hz ，截止频率500Hz 的40阶低通滤波器。用C语言设计一个实现上面要求的FIR 滤波器
上传时间： 2014-01-27
上传用户：wanqunsheng
本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。 其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算；另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。 论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明：本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。
上传时间： 2013-05-24
上传用户：qiaoyue
本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。 其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算；另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。 论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明：本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。
上传时间： 2013-07-15
上传用户：lanwei
