异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构，使得系统具有良好的可扩充性。
标签： FIFO GRAY RAM 适配
上传时间： 2013-08-08
上传用户：13817753084
异步FIFO结构设计简介
标签： FIFO
上传时间： 2013-11-02
上传用户：786334970
异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL.
标签： Verilog FIFO HDL 控制器
上传时间： 2014-11-05
上传用户：bjgaofei
基于FPGA的异步FIFO的软硬件实现,通过VERILOG编程实现后下载到FPGA芯片
标签： FPGA VERILOG FIFO 软硬件
上传时间： 2015-10-19
上传用户：agent
异步FIFO控制器的Verilog设计与实现
标签： Verilog FIFO 控制器
上传时间： 2014-01-22
上传用户：exxxds
异步FIFO 已上板试过 并附测试文件
标签： FIFO 测试
上传时间： 2013-12-15
上传用户：trepb001
异步FIFO的verilog程序，含有测试平台
标签： verilog fifo 程序
上传时间： 2016-02-17
上传用户：z754970244
介绍异步FIFO结构的，对搞微电子的有用
上传时间： 2016-03-26
上传用户：李彦东
此项是针对设计异步FIFO的比较好的一个文档，共两篇，这是第一篇。
标签： FIFO 比较 文档
上传时间： 2016-04-03
上传用户：hustfanenze
此项是针对设计异步FIFO的比较好的一个文档，共两篇，这是第二篇。
上传时间： 2014-01-02
上传用户：xiaoxiang
