VIP专区-嵌入式/单片机编程源码精选合集系列（93）资源包含以下内容：1. Samsung S3C2410的Datasheet和电路图, 传上来跟大家分享下!.2. 我自己用的protel99老虎元件库.3. 可编程序控制器（PLC）原理及应用.4. sumsung44b0板子测试主程序文件.5. C语言模拟I2C总线的程序适合微处理器没有I2C总线接口而需要外接I2C总线接口的外设.6. 一个C51的在线下载器的源程序是一个很规范的下载器的程序.7. T1XX系列驱动AU7寸TFT屏的源程序.8. 80C51上电复位和复位延时的时序分析.9. MP3的Protel电路原理图.10. 这是一个翻译的SD的资料.11. 该程序实现的锁相环.12. 介绍异步FIFO结构的.13. linux I2C driver for pxa cpu, ov9640 camera. Also include a doc about linux I2C driver.14. linux FM radio driver for Siliconlab SI4703 chip,not copy, my development..15. 电感式位移检测的传感系统————我的课衬设计题目.16. 义统资料。关于CMOS芯片的.17. 2085固件的一个工具.18. 如果需要研究炬力的mp3体系.19. 一个s1mp3的模拟器.20. 具体也是mp3的一个工具吧.21. 温度湿度一体化传感器的C51测试程序,容易移植到其他嵌入式处理器上.22. labview6.2的RS232串口通信波形显示器..23. 使用移位减法完成32位除法操作。适用于没有除法指令的嵌入式处理器。源码简单.24. 自己编写的51嵌入式操作系统.25. 普光开发板的说明书 可显示大分辨率的图象.26. 音乐发生器及同步显歌词本试验从硬件电路原理图.27. 文件中包含了多种常电子原件的大小规格.28. FPGA高级设计.29. CPLD ARM等JTAG下载线,ISP编程使用.30. 高速FPGA（NIOS II）系统设计和实现.31. 电路一款SD卡读卡器电路图,图中有详细的引脚标记.32. 算法导论.33. 基于恩智浦dsp芯片的fir滤波源码.34. 基于恩智浦dsp芯片的idct源码.35. 用于测试基于英蓓特s3c44b0的flash擦写.36. 该原代码是uc/os-ii的完整代码,该操作系统结构清晰明了,适合自学,可作为学习嵌入式操作系统的入门读物.37. CardBus代码驱动等有用资料.38. pcmcia代码驱动等有用资料.39. pcmcia代码驱动等有用资料.40. 嵌入式电子书籍（经典）嵌入式技术开发设计内幕.
上传时间： 2013-04-15
上传用户：eeworm
这是从opencores下的fifo代码,包括了异步和同步的,还有写的testbench,希望对大家有用.
标签： opencores testbench fifo 代码
上传时间： 2015-06-17
上传用户：杜莹12345
同步及异步时序电路fifo源程序及其测试程序.rar - fifo源程序，erilog编写~具有较强的参考价值~
上传时间： 2013-12-24
上传用户：啊飒飒大师的
FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、 与写时钟同步的写有效（wren）和写数据（wr_data） 、与读时钟同步的读有效（rden）和读数据（rd_data） 为了实现正确的读写和避免FIFO的上溢或下溢，给出与读时钟和写时钟分别同步的FIFO的空标志（empty）和 满标志（full）以禁止读写操作。
上传时间： 2014-01-25
上传用户：赵云兴
一个异步的FIFO的VERILOG程序,有测试程序
上传时间： 2016-08-14
上传用户：1966640071
2个Cy7c68013之间的GPIF与Slave FIFO异步通讯方案，以及源码
上传时间： 2014-01-07
上传用户：远远ssad
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
可预取的fifo 的fpga 设计代码，满足异步时钟的操作
上传时间： 2014-01-19
上传用户：er1219
使用FPGA的FIFO，状态机，乒乓操作等实现了异步UART。
上传时间： 2016-11-07
上传用户：miaochun888
使用Libero提供的异步通信IP核实现UART通信，并附带仿真程序。UART设置为1位开始位，8位数据位，1位停止位，无校验。且UART发送自带2级FIFO缓冲，占用FPGA面积很小。
上传时间： 2013-12-09
上传用户：拔丝土豆
