51串口通信计算器、51串口通信计算器 方便实用！！！
上传时间： 2013-05-18
上传用户：ziyu_job1234
fpga与串口的不匹配问题的解决，通过这个实例做了一个讲解。
上传时间： 2013-05-17
上传用户：qwe1234
了解51单片机的串口通信的原理，以及如何去编程
上传时间： 2013-06-01
上传用户：rishian
随着GPS(Global Positioning System)技术的不断发展和成熟，其全球性、全天候、低成本等特点使得GPS接收机的用户数量大幅度增加，应用领域越来越广。但由于定位过程中各种误差源的存在，单机定位精度受到影响。目前常从两个方面考虑减小误差提高精度：①用高精度相位天线、差分技术等通过提高硬件成本获取高精度；②针对误差源用滤波算法从软件方面实现精度提高。两种方法中，后者相对于前者在满足精度要求的前提下节约成本，而且便于系统融合，是应用于GPS定位的系统中更有前景的方法。但由于在系统中实现定位滤波算法需要时间，传统CPU往往不能满足实时性的要求，而FPGA以其快速并行计算越来越受到青睐。 本文在FPGA平台上，根据“先时序后电路”的设计思想，由同步没计方法以及自顶向下和自下而上的混合设计方法实现系统的总体设计。从GPS-OEM板输出的定位信息的接收到定位结果的坐标变换，最终到kalman滤波递推计算减小定位误差，实现实时、快速、高精度的GPS定位信息采集处理系统，为GPS定位数据的处理方法做了新的尝试，为基于FPGA的GPS嵌入式系统的开发奠定了基础。具体工作如下： 基于FPGA设计了GPS定位数据的正确接收和显示，以及经纬度到平面坐标的投影变换。根掘GPS输出信息标准和格式，通过串口接收模块实现串口数掘的接收和经纬度信息提取，并通过LCD实时显示。在提取信息的同时将数据格式由ASCⅡ码转变为十进制整数型，实现利用移位和加法运算达到代替乘法运算的效果，从而减少资源的利用率。在坐标转换过程中，利用查找表的方法查找转化时需要的各个参数值，并将该参数先转为双精度浮点小数，再进行坐标转换。根据高斯转化公式的规律将公式简化成只涉及加法和乘法运算，以此简化公式运算量，达到节省资源的目的。 卡尔曼滤波器的实现。首先分析了影响定位精度的各种误差因素，将各种误差因素视为一阶马尔科夫过程的总误差，建立了系统状态方程、观测方程和滤波方程，并基于分散滤波的思想进行卡尔曼滤波设计，并通过Matlab进行仿真。结果表明，本文设计的卡尔曼滤波器收敛性好，定位精度高、估计误差小。在仿真基础上，实现基于FPGA的卡尔曼滤波计算。在满足实时性的基础上，通过IP核、模块的分时复用和树状结构节省资源，实现数据卡尔曼滤波，达到提高数据精度的效果。 设计中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676为硬件平台，采用Verilog HDL硬件描述语言实现，利用Xilinx公司的ISE10.1工具布局布线，一共使用44438个逻辑资源，时钟频率达到100MHZ以上，满足实时性信号处理要求，在保证精度的前提下达到资源最优。Modelsim仿真验证了该设计的正确性。
上传时间： 2013-04-24
上传用户：二驱蚊器
采用状态机和消息机制的串口接收程序
上传时间： 2013-04-24
上传用户：huangping588
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xilinx4006e[8]的端口电路。主要研究以下几个方面的内容： 1.基于端口电路信号寄存器的采集和输出方式，本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7]，并完成了Verilog XL和Hspiee的功能和时序仿真，且建立时间小于5ns和保持时间在0ns左右。和xilinx4006e[8]相比较满足设计的要求。 2.基于TAP Controller的工作原理及它对16种状态机转换的控制，对16种状态机的转换完成了行为级描述和实现了捕获、移位、输出、更新等主要功能仿真。 3.基于边界扫描电路是对触发器级联的构架这一特点，设计了一款边界扫描电路，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。达到对芯片电路测试设计的要求。 4.对于端口电路来讲，有时需要将从CLB中的输出数据实现异或、同或、与以及或的功能，为此本文采用二次函数输出的电路结构来实现以上的功能，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。满足设计要求。 5.对于0.5μm的工艺而言，输入端口的电压通常是3.3V和5V，为此根据设置不同的上、下MOS管尺寸来调整电路的中点电压，将端口电路设计成3.3V和5V兼容的电路，通过仿真性能上已完全达到这一要求。此外，在输入端口处加上扩散电阻R和电容C组成噪声滤波电路，这个电路能有效地抑制加到输入端上的白噪声型噪声电压[2]。 6.在噪声和延时不影响电路正常工作的范围内，具有三态控制和驱动大负载的功能。通过对管子尺寸的大小设置和驱动大小的仿真表明：在实现TTL高电平输出时，最大的驱动电流达到170mA，而对应的xilinx4006e的TTL高电平最大驱动电流为140mA[8]；同样，在实现CMOS高电平最大驱动电流达到200mA,而xilinx4006e的CMOS驱动电流达到170[8]mA。 7.与xilinx4006e端口电路相比，在延时和面积以及功耗略大的情况下，本论文研究设计的端口电路增加了双沿触发、将输出数据实现二次函数的输出方式、通过添加译码器将配置端口的数目减少的新的功能，且驱动能力更加强大。
上传时间： 2013-06-03
上传用户：aa54
16位带有并行预置功能的右移移位寄存器，CLK1是时钟信号， LOAD是并行数据使能信号，QB是串行输出端口
上传时间： 2013-04-24
上传用户：diamondsGQ
用虚拟串口仿真LPC2138（UART0），ARM仿真教程，适合初学者，没有上操作系统，裸奔程序，里面有源代码与proteus仿真模型^_^
上传时间： 2013-05-27
上传用户：pinksun9
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 本研究通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统，完成了音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent33220A任意信号发生器提供模拟激励信号，共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道，并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块，并行地实现了ADC参数的评估算法。在样本数分别为128和4096的实验条件下，对WM8731L片内2个被测.ADC并行地进行参数评估，被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明，通过在FPGA内配置2个独立的参数计算模块，可并行地实现对2个相同ADC的参数评估，减小单个ADC的平均测试时间。FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。
上传时间： 2013-06-07
上传用户：gps6888
24CXX读写软件应用电路及并口读写器制作
上传时间： 2013-06-26
上传用户：ggwz258
