虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

工程热物理;燃烧

  • 基于Quartus II免费IP核的双端口RAM设计实例

      QuartusII中利用免费IP核的设计   作者:雷达室   以设计双端口RAM为例说明。   Step1:打开QuartusII,选择File—New Project Wizard,创建新工程,出现图示对话框,点击Next;

    标签: Quartus RAM IP核 双端口

    上传时间: 2014-12-28

    上传用户:fghygef

  • ISE新建工程及使用IP核步骤详解

    ISE新建工程及使用IP核步骤详解

    标签: ISE IP核 工程

    上传时间: 2013-11-18

    上传用户:peterli123456

  • 基于Altera FPGA CPLD的电子系统设计及工程实践

    讲解到位,工程例子很全,适合下载学习。

    标签: Altera FPGA CPLD 电子系统设计

    上传时间: 2013-10-29

    上传用户:Pzj

  • MagicSOPC例程编译异常及解决方法

    1.1 问题产生的环境1.1.1 软件环境1. PC机的系统为Microsoft Window XP Professional版本2002 Service Pack 2;2. Quartus II V7.0软件,并安装了MegaCore IP V7.0;3. NiosII IDE 7.0软件。1.1.2 硬件环境核心板的芯片是EP2C35F672C8N的MagicSOPC实验箱的硬件系统。硬件的工作环境是在普通的环境下。1.2 问题的现象在使用MagicSOPC实验箱的光盘例程时,使用Quartus II编译工程时出现编译错误,错误提示信息如图1.1、图1.2所示。

    标签: MagicSOPC 编译

    上传时间: 2013-11-18

    上传用户:zhyiroy

  • 基于FPGA 的千兆以太网的设计

    摘要:本文简要介绍了Xilinx最新的EDK9.1i和ISE9.1i等工具的设计使用流程,最终在采用65nm工艺级别的Xilinx Virtex-5 开发板ML505 上同时设计实现了支持TCP/IP 协议的10M/100M/1000M 的三态以太网和千兆光以太网的SOPC 系统,并对涉及的关键技术进行了说明。关键词:FPGA;EDK;SOPC;嵌入式开发;EMAC;MicroBlaze 本研究采用业界最新的Xilinx 65ns工艺级别的Virtex-5LXT FPGA 高级开发平台,满足了对于建造具有更高性能、更高密度、更低功耗和更低成本的可编程片上系统的需求。Virtex-5以太网媒体接入控制器(EMAC)模块提供了专用的以太网功能,它和10/100/1000Base-T外部物理层芯片或RocketIOGTP收发器、SelectIO技术相结合,能够分别实现10M/100M/1000M的三态以太网和千兆光以太网的SOPC 系统。

    标签: FPGA 千兆以太网

    上传时间: 2013-10-14

    上传用户:sun_pro12580

  • FPGA连接DDR2的问题讨论

    我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB),分立器件选用8片MT47H512M8。设计目标:当客户使用内存条时,8片分立器件不焊接;当使用直接贴片分立内存颗粒时,SODIMM内存条不安装。请问专家:1、在设计中,先用Xilinx MIG工具生成DDR2的Core后,管脚约束文件是否还可更改?若能更改,则必须要满足什么条件下更改?生成的约束文件中,ADDR,data之间是否能调换? 2、对DDR2数据、地址和控制线路的匹配要注意些什么?通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配,哪种匹配方式更好? 3、V4中,PCB LayOut时,DDR2线路阻抗单端为50欧,差分为100欧?Hyperlynx仿真时,那些参数必须要达到那些指标DDR2-667才能正常工作? 4、 若使用DDR2-667的SODIMM内存条,能否降速使用?比如降速到DDR2-400或更低频率使用? 5、板卡上有SODIMM的插座,又有8片内存颗粒,则物理上两部分是连在一起的,若实际使用时,只安装内存条或只安装8片内存颗粒,是否会造成信号完成性的影响?若有影响,如何控制? 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用,构成一个(max:8GB)的DDR2单元?若能,则布线阻抗和FPGA的DCI如何控制?地址和控制线的TOP图应该怎样? 7、DDR2和FPGA(VREF pin)的参考电压0.9V的实际工作电流有多大?工作时候,DDR2芯片是否很烫,一般如何考虑散热? 8、由于多层板叠层的问题,可能顶层和中间层的铜箔不一样后,中间的夹层后度不一样时,也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层?

    标签: FPGA DDR2 连接 问题讨论

    上传时间: 2013-10-12

    上传用户:han_zh

  • 基于FPGA的射频热疗系统的设计

    采用高精度数字温度传感器DS18B20与可编程逻辑器件FPGA实现温度测量与控制,并进行温度场的测量与控制实验。实验表明,一维控制器控制精度不够,温度超调比较大(1 ℃),而二维控制器的温度超调就比较小(0.5 ℃)。因此,所设计的射频温度场温度测量与控制的方法满足热疗要求。与传统方法相比,该系统具有设计灵活、现场可编程、调试简单和体积小等特点。

    标签: FPGA 射频热疗

    上传时间: 2013-11-20

    上传用户:wwwe

  • 通信工程施工新技术

    通信工程施工新技术

    标签: 通信 工程施工 新技术

    上传时间: 2013-11-06

    上传用户:后时代明明

  • 一个用于载荷地面测试的航天器仿真模型

    针对特定的载荷物理样机地面测试验证及任务全过程演示的硬件在回路仿真背景,基于RT-LAB仿真平台,搭建了半实物仿真测试系统,其中航天器平台的仿真模型使用Simulink/Stateflow搭建,采用层次化、模块化设计,包含自主运行管理、GNC、电源、热控、推进、地面站等分系统,使用Stateflow实现载荷工作的流程控制,本文详细描述了各分系统的功能、实现,对关键分系统的功能做了验证。表明RT-LAB与Simulink/Stateflow结合可方便快捷地构建各种仿真环境,满足任务要求,而其模块化的特点使模型便于后续的维护、重用与扩展。

    标签: 载荷地面测试 航天器 仿真模型

    上传时间: 2013-11-19

    上传用户:ly1994

  • 链路自适应技术在LTE中的应用

    参照3GPP LTE的E-UTRA物理层规范,提出了一种链路自适应方案。实时调整传输功率以补偿信道的衰落,建立SNR-BLER曲线,在给定满足一定业务的目标BLER的条件下,找到各个MCS的SNR切换门限值,从而实现链路自适应。仿真结果表明,在保证通信质量的前提下,自适应方案比固定MCS有着明显的频谱效率增益,使无线资源得到优化配置;同时删减了频谱效率没有增益的MCS,降低系统复杂度。

    标签: LTE 链路 自适应技术 中的应用

    上传时间: 2013-12-22

    上传用户:xsnjzljj