专辑类-国标类相关专辑-313册-701M GB-T4677.9-1984-印制板镀层空隙率电图象测试方法.pdf
上传时间： 2013-07-30
上传用户：agent
专辑类-国标类相关专辑-313册-701M GB-T4677.21-1988-印制板镀层孔隙率测试方法-气体暴露法.pdf
上传时间： 2013-04-24
上传用户：sjyy1001
专辑类-国标类相关专辑-313册-701M GB-T4677.20-1988-印制板镀层附着性试验方法-摩擦法.pdf
上传时间： 2013-07-18
上传用户：极客
专辑类-国标类相关专辑-313册-701M GB-T4677.7-1984-印制板镀层附着里实验方法-胶带法.pdf
上传时间： 2013-07-24
上传用户：qin1208
专辑类-国标类相关专辑-313册-701M GB-T4677.2-1984-印制板金属化孔镀层厚度测试方法-微电阻法.pdf
上传时间： 2013-04-24
上传用户：ruixue198909
高速电机由于转速高、体积小、功率密度高，在涡轮发电机、涡轮增压器、高速加工中心、飞轮储能、电动工具、空气压缩机、分子泵等许多领域得到了广泛的应用。永磁无刷直流电机由于效率高、气隙大、转子结构简单，因此特别适合高速运行。高速永磁无刷直流电机是目前国内外研究的热点，其主要问题在于：（1）转子机械强度和转子动力学；（2）转子损耗和温升。本文针对高速永磁无刷直流电机主要问题之一的转子涡流损耗进行了深入分析。转子涡流损耗是由定子电流的时间和空间谐波以及定子槽开口引起的气隙磁导变化所产生的。首先通过优化定子结构、槽开口和气隙长度的大小来降低电流空间谐波和气隙磁导变化所产生的转子涡流损耗；通过合理地增加绕组电感以及采用铜屏蔽环的方法来减小电流时间谐波引起的转子涡流损耗。其次对转子充磁方式和转子动力学进行了分析。最后制作了高速永磁无刷直流电机样机和控制系统，进行了空载和负载实验研究。论文主要工作包括： 一、采用解析计算和有限元仿真的方法研究了不同的定子结构、槽开口大小、以及气隙长度对高速永磁无刷直流电机转子涡流损耗的影响。对于2极3槽集中绕组、2极6槽分布叠绕组和2极6槽集中绕组的三台电机的定子结构进行了对比，利用傅里叶变换，得到了分布于定子槽开口处的等效电流片的空间谐波分量，然后采用计及转子集肤深度和涡流磁场影响的解析模型计算了转子涡流损耗，通过有限元仿真对解析计算结果加以验证。结果表明：3槽集中绕组结构的电机中含有2次、4次等偶数次空间谐波分量，该谐波分量在转子中产生大量的涡流损耗。采用有限元仿真的方法研究了槽开口和气隙长度对转子涡流损耗的影响，在空载和负载状态下的研究结果均表明：随着槽开口的增加或者气隙长度的减小，转子损耗随之增加。因此从减小高速永磁无刷电机转子涡流损耗的角度考虑，2极6槽的定子结构优于2极3槽结构。 二、高速永磁无刷直流电机额定运行时的电流波形中含有大量的时间谐波分量，其中5次和7次时间谐波分量合成的电枢磁场以6倍转子角速度相对转子旋转，11次和13次时间谐波分量合成的电枢磁场以12倍转子角速度相对转子旋转，这些谐波分量与转子异步，在转子保护环、永磁体和转轴中产生大量的涡流损耗，是转子涡流损耗的主要部分。首先研究了永磁体分块对转子涡流损耗的影响，分析表明：永磁体的分块数和透入深度有关，对于本文设计的高速永磁无刷直流电机，当永磁体分块数大于12时，永磁体分块才能有效地减小永磁体中的涡流损耗；反之，永磁体分块会使永磁体中的涡流损耗增加。为了提高转子的机械强度，在永磁体表面通常包裹一层高强度的非磁性材料如钛合金或者碳素纤维等。分析了不同电导率的包裹材料对转子涡流损耗的影响。然后利用涡流磁场的屏蔽作用，在转子保护环和永磁体之间增加一层电导率高的铜环。有限元分析表明：尽管铜环中会产生涡流损耗，但正是由于铜环良好的导电性，其产生的涡流磁场抵消了气隙磁场的谐波分量，使永磁体、转轴以及保护环中的损耗显著下降，整体上降低了转子涡流损耗。分析了不同的铜环厚度对转子涡流损耗的影响，研究表明转子各部分的涡流损耗随着铜屏蔽环厚度的增加而减小，当铜环的厚度达到6次时间谐波的透入深度时，转子损耗减小到最小。 三、对于给定的电机尺寸，设计了两台电感值不同的高速永磁无刷直流电机，通过研究表明：电感越大，电流变化越平缓，电流的谐波分量越低，转子涡流损耗越小，因此通过合理地增加绕组电感能有效的降低转子涡流损耗。 四、研究了高速永磁无刷直流电机的电磁设计和转子动力学问题。对比分析了平行充磁和径向充磁对高速永磁无刷直流电机性能的影响，结果表明：平行充磁优于径向充磁。设计并制作了两种不同结构的转子：单端式轴承支撑结构和两端式轴承支撑结构。对两种结构进行了转子动力学分析，实验研究表明：由于转子设计不合理，单端式轴承支撑结构的转子转速达到40，000rpm以上时，保护环和定子齿部发生了摩擦，破坏了转子动平衡，导致电机运行失败，而两端式轴承支撑结构的转子成功运行到100，000rpm以上。 五、最后制作了平行充磁的高速永磁无刷直流电机样机和控制系统，进行了空载和负载实验研究。对比研究了PWM电流调制和铜屏蔽环对转子损耗的影响，研究表明：铜屏蔽环能有效的降低转子涡流损耗，使转子损耗减小到不加铜屏蔽环时的1/2；斩波控制会引入高频电流谐波分量，使得转子涡流损耗增加。通过计算绕组反电势系数的方法，得到了不同控制方式下带铜屏蔽环和不带铜屏蔽环转子永磁体温度。采用简化的暂态温度场有限元模型分析了转子温升，有限元分析和实验计算结果基本吻合，验证了铜屏蔽环的有效性。
上传时间： 2013-05-18
上传用户：zl123!@#
无线传感器网络（Wireless Sensor Networks，WSN）是由大量传感器节点组成，这些节点部署在监测区域内通过无线通信方式，形成的一个多跳自组织的网络。整个网络的作用是协作地感知、采集和处理网络覆盖区域中监测对象的信息，并发送给观察者，可广泛应用于环境监测、医疗护理、军事、商业等多个领域。 媒体访问控制（Medium Access Control，MAC）协议处于无线传感器网络协议的物理层和路由层之间，用于在传感器节点间公平有效地共享通信媒介，对传感器网络的性能有较大影响。与传统无线网络不同，提高能量效率和可扩展性是无线传感器网络MAC协议设计的主要目标。 本文主要阐述基于FPGA对IEEE802．15．4 MAC层功能的实现。首先介绍了无线传感器网络的体系结构、MAC协议的设计要求以及已有的MAC层协议，讨论了无线传感器网络MAC层的主要要求和功能。然后详细介绍和分析了IEEE802．15．4的MAC协议，并在此基础上，通过NS2平台对MAC层协议进行了仿真，研究不同网络负荷下信道访问机制的各个参数对吞吐量，丢包率，传输延时的影响，分析了隐蔽站问题、确认帧机制。 本文对MAC层中的主要功能，诸如数据收发、帧处理、信道接入方式以及帧检验等提出了基于FPGA的硬件解决方法。设计选用硬件描述语言VerilogHDL，在QuartusⅡ中完成模块的综合和布局布线，在QuartusⅡ和Modelsim中进行时序仿真验证，最终下载到自主设计Altera公司的Cyclone开发板中。 对设计的验证采取的是由里及外的方式，先对系统主模块的功能进行验证，然后下载到与CC2430开发板相连接的FPGA中对设计进行验证测试。验证流程是功能仿真、时序仿真和板级调试，最终通过测试，验证了该设计的功能。测试结果表明，该模块能满足无线传感器网络低速率应用环境的需要，具有优良的扩展性能，达到了预期的设计目标。
上传时间： 2013-06-14
上传用户：竺羽翎2222
本文对基于FPGA的对象存储控制器原型的硬件设计进行了研究。主要内容如下： ⑴研究了对象存储控制器的硬件设计，使其高效完成对象级接口的智能化管理和复杂存储协议的解析，对对象存储系统整体性能提升有重要意义。基于SoPC(片上可编程系统)技术，在FPGA(现场可编程门阵列)上实现的对象存储控制器，具有功能配置灵活，调试方便，成本较低等优点。 ⑵采用Cyclone II器件实现的对象存储控制器的网络接口，包含处理器模块、内存模块、Flash模块等核心组成部分，提供千兆以太网的网络接口和PCI(周边元件扩展接口)总线的主机接口，还具备电源模块、时钟模块等以保证系统正常运行。在设计实现PCB(印制电路板)时，从叠层设计、布局、布线、阻抗匹配等多方面解决高达100MHz的全局时钟带来的信号完整性问题，并基于IBIS模型进行了信号完整性分析及仿真。针对各功能模块提出了相应的调试策略，并完成了部分模块的调试工作。 ⑶提出了基于Virtex-4的对象存储控制器系统设计方案，Virtex-4内嵌PowerPC高性能处理器，可更好地完成对象存储设备相关的控制和管理工作。实现了丰富的接口设计，包括千兆以太网、光纤通道、SATA(串行高级技术附件)等网络存储接口以及较PCI性能更优异的PCI-X(并连的PCI总线)主机接口；提供多种FPGA配置方式。使用Cadence公司的Capture CIS工具完成了该系统硬件的原理图绘制，通过了设计规则检查，生成了网表用作下一步设计工作的交付文件。
上传时间： 2013-04-24
上传用户：lijinchuan
随着存储技术的迅速发展，存储业务需求的不断增长，独立的磁盘冗余阵列可利用多个磁盘并行存取提高存储系统的性能。磁盘阵列技术采用硬件和软件两种方式实现，软件RAID（Redundant Array of Independent Disks）主要利用操作系统提供的软件实现磁盘冗余阵列功能，对系统资源利用率高，节省成本。硬件RAID将大部分RAID功能集成到一块硬件控制器中，系统资源占用率低，可移植性好。 分析了软件RAID的性能瓶颈，使用硬件直接完成部分计算提高软件RAID性能。针对RAID5采用FPGA（Field Programmable Gate Array）技术实现RAID控制器硬件设计，完成磁盘阵列启动、数据缓存（Cache）以及数据XOR校验等功能。基于硬件RAID的理论，提出一种基于Virtex-4的硬件RAID控制器的系统设计方案：独立微处理器和较大容量的内存；实现RAID级别迁移，在线容量扩展，在线数据热备份等高效、用户可定制的高级RAID功能；利用Virtex-4内置硬PowerPC完成RAID服务器部分配置和管理工作，运行Linux操作系统、RAID管理软件等。控制器既可以作为RAID控制卡在服务器上使用，也可作为一个独立的系统，成为磁盘阵列的调试平台。 随着集成电路的发展，芯片的体积越来越小，电路的布局布线密度越来越大，信号的工作频率也越来越高，高速电路的传输线效应和信号完整性问题越来越明显。RAID控制器属于高速电路的范畴，在印刷电路板（Printed Circuit Block, PCB）实现时分别从叠层设计、布局、电源完整性、阻抗匹配和串扰等方面考虑了信号完整性问题，并基于IBIS（I/O Buffer Information Specification）模型进行了信号完整性分析及仿真。
上传时间： 2013-04-24
上传用户：jeffery
现代通信系统对带宽和数据速率的要求越来越高，超宽带(ultra-wideband，UWB)通信以其传输速率高、空间容量大、成本低、功耗低的优点，成为解决企业、家庭、公共场所等高速因特网接入的需求与越来越拥挤的频率资源分配之间的矛盾的技术手段。 论文主要围绕两方面展开分析：一是介绍用于UWB无载波脉冲调制及直接序列码分多址调制(DS-CDMA)的新型脉冲，即Hermite正交脉冲，并且分析了这种构建UWB多元通信和多用户通信的系统性能。二是分析了UWB的多带频分复用物理层提案(MBOA)的调制技术，并在FPGA上实现了调制模块。正交Hermite脉冲集被提出用于UWB的M元双正交调制系统，获得高数据速率。调整脉冲的脉宽因子和中心频率能使脉冲满足FCC的频谱要求。M元双正交调制的接收机需要M/2个相关器，远比M元正交调制所需的相关器数量少。误码率一定时，维数M的增加可获得高的比特率和低的信噪比。虽然高阶的Hermite脉冲易受抖动时延的影响，但当抖动时延范围小于0.02ns时，其影响较为不明显。本文认为1～8阶的Hermite脉冲皆可用，可构成16元双正交系统。 正交Hermite脉冲集也可以构造UWB多用户系统。各用户的信息用不同的Hermite脉冲同时传输，其多用户的误比特率上限低于高斯单脉冲构成的PPM多用户系统的误比特率，所以其系统性能更优。正交Hermite脉冲还可以用于UWB的DS-CDMA调制，在8个脉冲可用的情况下，最多可容64个用户同时通信。 基于MBOA提出的UWB物理层协议，本文用Verilog硬件语言实现了调制与解调结构，并用Modelsim做了时序验证。用Verilog编程实现的输出数据与Matlab生成的UWB建模的输出结果一致。为了达到UWBMB-OFDM系统的FFT处理器的要求，一个混和基多通道流水线的FFT算法结构被提出。其有效的实现方法也被提出。这种结构采用多通道以获得高的数据吞吐量。此外，它用于存储和复数乘法器的硬件损耗相比其他的FFT处理器是最少的。高基的FFT蝶算减少了复数乘法器的数量。在132MHz的工作频率下，整个128点FFT变换在此结构模式下只需要242.4ns,满足了MBOA的要求。
上传时间： 2013-07-29
上传用户：TI初学者
