FPGA开发经常用到分频，分频固然简单，但是本程序可以实现任意占空比任意分频，用verilog编写，非常好用。
标签： FPGA 分频
上传时间： 2017-04-25
上传用户：caiiicc
实现任意奇数偶数分频的 模块 ，而且占空比为50 ，本人一直在用，很好用！
标签： 分频 模块
上传时间： 2014-01-11
上传用户：zhuyibin
用NEC编码方式写的红外发送程序,包括三个部分,分频,编码,编码输出
标签： NEC 编码 编码方式 红外
上传时间： 2014-12-04
上传用户：zhangyigenius
实现对时钟信号的技术分频，程序简单易懂，对于初学VHDL者来说，提供了一个良好的方法。
标签： 时钟信号 分频
上传时间： 2013-12-26
上传用户：asddsd
一种实现任意整数分频的ＶＨＤＬ源代码，已经经过调试
标签： 整数 分频 源代码
上传时间： 2017-05-19
上传用户：chenxichenyue
VERILOG实现无分频时钟，包括测试文件，经过验证可用
标签： VERILOG 分频 时钟
上传用户：牧羊人8920
VHDL描述的时钟分频电路，用途广...
标签： VHDL 时钟分频 电路
上传时间： 2013-12-15
上传用户：极客
VHDL 的一个流水灯程序 开发平台Quartusii 使用的延时方法为分频思想
标签： Quartusii VHDL 流水灯 开发平台
上传时间： 2017-06-12
上传用户：D&L37
关于基数分频技巧设计,基于VHDL语言,对实际设计有帮助
标签： VHDL 分频 语言
上传时间： 2017-06-13
上传用户：1051290259
4位可逆计数器：将50MHz的时钟进行 分频后的结果作为时钟控制，根据输入进行条件判断，再通过设置一个四位的向量将结果输出，利用数码管显示在实验板上
标签： MHz 50 计数器 时钟
上传时间： 2017-06-18
上传用户：lanjisu111
