Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
标签： Verilog HDL 语言 编写
上传时间： 2015-07-18
上传用户：yulg
这是我自己编写的三分频，也就是奇数分频，占空比为1：1，当然如果需要其它奇数分频，只要将程序里面的N和counter修改即可
标签： 编写 三分频
上传时间： 2015-08-06
上传用户：我们的船长
简单的VERILOG五分频电路描述，可综合。已经过检验
标签： VERILOG 分频电路
上传时间： 2014-01-17
上传用户：netwolf
词 法 分 析 器 Delphi7.0 很好的 东西 啊
标签： Delphi 7.0 分
上传时间： 2013-12-18
上传用户：qb1993225
一个在spantan3上实现的24路分频VHDL程序，实现方法简单，并且在硬件电路上跑过，可以直接使用。可以进一步修改成PWM程序。
标签： spantan3 VHDL 分频 程序
上传时间： 2015-08-14
上传用户：515414293
一种基于自适应分频的频率测量方法及其实现
标签： 分频 频率 测量方法
上传时间： 2014-01-07
上传用户：270189020
本文件是实现任意整数分频的VHDL代码,愿与大家分享!
标签： VHDL 整数 分频 代码
上传时间： 2015-08-23
上传用户：ainimao
一个简单的中文分词器,java语言描述，并附带
标签： java 分 语言
上传时间： 2015-09-01
上传用户：caixiaoxu26
VHDL源代码实现任意个分频,值得推荐学习
标签： VHDL 源代码 分频
上传时间： 2013-12-26
上传用户：qq521
CPLD的程序,分频,微分等,应用于DPLL
标签： CPLD DPLL 程序 分频
上传时间： 2013-12-11
上传用户：zhyiroy
