基于VHDL的分频器设计，这是源码希望对大家有用。
标签： VHDL 分频器
上传时间： 2014-01-25
上传用户：watch100
实现任意小数分频的VHDL源代码,我自己写的,仿真结果是正确的,希望对大家有用!我是打算将400M的时钟分为57.344M
标签： 57.344 VHDL 400M 小数分频
上传时间： 2016-03-26
上传用户：372825274
FPGA里面的分频器相关资料
标签： FPGA 分频器
上传时间： 2016-03-29
上传用户：Miyuki
vhdl语言编写的2分频器代码，简单易懂
标签： vhdl 语言 编写 分频器
上传时间： 2014-01-08
上传用户：lht618
技术分频器。把时钟分为奇数个，好像我做出来是个通用的。
标签： 分频器 分 时钟
上传时间： 2014-01-20
上传用户：515414293
EDA常用计数函数VHDL程序设计,基于VHDL的交通灯设计实例&分频器
标签： VHDL EDA 函数 交通灯
上传时间： 2013-12-23
上传用户：yyq123456789
计数,定时器应用.拨码开关一次只选一个..393作分频器用
标签： 393 定时器 分频器 拨码开关
上传时间： 2014-01-07
上传用户：lhw888
VHDL分频器，利用分频比较错法，要实现K=324/28=8.3571428571...的分频周期为28，18个8分频和10个9分频循环，所以设一个０到２7的循环计数器，每当1、4、7、10、13、16、19、22、27时进行9分频，其他时为8分频；为使占空比尽量接近50％，需要在每一个8或9分频中设定一下输出几个时钟的0和1。
上传时间： 2013-11-29
上传用户：1079836864
用vhdl实现的分频器，可产生任意对主时钟的分频，从而是实现不同频率pwm的控制
标签： vhdl 分频器
上传时间： 2016-06-01
上传用户：6546544
BCSCTL1 = 0X00 //将寄存器的内容清零 XT2震荡器开启 LFTX1工作在低ACLK的分频因子为1
标签： BCSCTL1 LFTX1 0X00 ACLK
上传时间： 2014-01-22
上传用户：asdfasdfd
