常用1、3、5及任意奇数分频器的VHDL代码实现（原创）
标签： VHDL 分频器 代码
上传时间： 2013-12-26
上传用户：rishian
分频器，用VHDL语言编码，可能对你用处不是很大，但做为参考还是很大用处的
标签： 分频器
上传时间： 2013-12-21
上传用户：redmoons
关于用触发器构建简单分频器的介绍文档，图文并茂，讲解详细
标签： 触发器 分频器 文档
上传时间： 2015-09-27
上传用户：wang5829
分频器
上传时间： 2014-01-10
上传用户：彭玖华
《分频器设计》绝对好用的EDA实验程序！已经通过测试。VHDL语言编写
标签： VHDL EDA 分频器 实验
上传时间： 2013-11-29
上传用户：star_in_rain
基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)
标签： FPGA VHDL 分频器 仿真
上传时间： 2013-12-14
上传用户：haoxiyizhong
介绍了基于VHDL的可编程分频器在波形发生器中的应用的方法，利用这一方法， 可使波形频率在大范围内变化。
标签： VHDL 可编程分频器 中的应用 波形发生器
上传时间： 2014-01-08
上传用户：秦莞尔w
本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。 关键词：半整数，可控分频器，VHDL, FPGA
标签： VHDL 分频 整数 系数
上传时间： 2015-11-27
上传用户：tyler
vhdl语言描述分频器，实现2、4、8、16……分频，经过实践
标签： vhdl 语言 分频器
上传时间： 2013-12-30
上传用户：hongmo
verilog分频器～时钟为50hmz，波特率采用9600bps～
标签： verilog hmz 50 分频器
上传时间： 2013-12-27
上传用户：lwwhust
