虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

小功率<b>电源</b>

  • 基于C8051F060单片机控制AD9833实现FSK调制

    引言 在数字信息传输中,基带数字信号通常要经过调制器调制,将频率搬移到适合信息传输的频段上。2FSK就是用数字信号去调制载波的频率(移频键控),由于它具有方法简单、易于实现、抗噪声和抗衰落性能较强等优点,因此在现代数字通信系统的低、中速数据传输中得到了广泛应用。 直接数字频率合成技术(DDS)将先进的数字处理技术与方法引入信号合成领域。DDS器件采用高速数字电路和高速D/A转换技术,具备频率转换时间短、频率分辨率高、频率稳定度高、输出信号频率和相位可快速程控切换等优点,可以实现对信号的全数字式调制。

    标签: C8051F060 9833 FSK AD

    上传时间: 2014-12-27

    上传用户:1427796291

  • 51单片机实训指南

    51单片机实训指南:一、 实习课题基于单片机最小系统的频率计设计二、 实习内容单片机最小系统电路原理设计分析与讲解,PCB设计分析与讲解,电路板焊接培训与实际操作,程序设计、调试分析与讲解,程序调试实际操作。三、硬件资源※ 89S51单片机;※ 6位共阳极数码管;※ 段码驱动器74HC573,位选译码器74HC138;※ 4路独立式按键;※ 外部晶振电路;※ ISP下载接口(In system program,在系统编程);※ DC+5V电源试配器(选配);※ ISP下载线(选配);※ 单片机实训模块(频率计分频预处理电路)。四、电路原理分析与设计P1为外部电源输入座(DC+5V),S8为电源最小系统的电源开关,E1和C3为电源滤波,去耦电容。D1为系统电源指示灯。J2为ISP下载接口,S7系统复位按键。CRY1,C1,C2为外部时针电路。IC1为89S51(DIP-40),左上角为第一脚。PRE1,PRE2。为上拉排阻(阻值4.7k—10k)。J5,J9,J6,J10分别对应单片机的P0,P1,P2,P3口。便于二次开发。6路共阳极数码管动态显示电路,P0口通过74HC573(起驱动和隔离作用,让电流通过74CH573流入公共地),来控制数码管的8路段码,P20-P22通过74HC138译码器(使用其中的6路)控制数码管的公共端(中间还有三极管做驱动器)。这样设计的理由:为了保证该单片机最小系统的二次开发的资源充足和合理性。

    标签: 51单片机

    上传时间: 2013-10-14

    上传用户:ryb

  • LED显示屏恒流驱动电路设计

    摘要: 本文介绍了L ED 显示屏常规型驱动电路的设计方式及其存在的缺陷, 提出了简单的L ED 显示屏恒流驱动方式及电路的实现。关键词:L ED 显示屏 动态扫描 驱动电路中图分类号: TN 873+ . 93   文献标识码:A    文章编号: 1005- 9490(2001) 03- 0252- 051 引 言  L ED 显示屏是80 年代后期在全球迅速发展起来的新型信息显示媒体, 它利用发光二极管构成的点阵模块或像素单元, 组成大面积显示屏幕, 以其可靠性高、使用寿命、环境适应能力强、性能价格比高、使用成本低等特点, 在信息显示领域已经得到了非常广泛的应用[ 1 ]。L ED 显示屏主要包括发光二极管构成的阵列、驱动电路、控制系统及传输接口和相应的应用软件等, 其中驱动电路设计的好坏, 对L ED 显示屏的显示效果、制作成本及系统的运行性能起着很重要的作用。所以, 设计一种既能满足控制驱动的要求, 同时使用器件少、成本低的控制驱动电路是很有必要的。本文就常规型驱动电路的设计作些分析并提出恒流驱动电路的设计方式。2 L ED 显示屏常规驱动电路的设计  L ED 显示屏驱动电路的设计, 与所用控制系统相配合, 通常分为动态扫描型驱动及静态锁存型驱动二大类。以下就动态扫描型驱动电路的设计为例为进行分析:动态扫描型驱动方式是指显示屏上的4 行、8 行、16 行等n 行发光二极管共用一组列驱动寄存器, 通过行驱动管的分时工作, 使得每行L ED 的点亮时间占总时间的1ön , 只要每行的刷新速率大于50 Hz, 利用人眼的视觉暂留效应, 人们就可以看到一幅完整的文字或画面[ 2 ]。常规型驱动电路的设计一般是用串入并出的通用集成电路芯片如74HC595 或MC14094 等作为列数据锁存, 以8050 等小功率N PN 三极管为列驱动, 而以达林顿三极管如T IP127 等作为行扫描管, 其电路如图1 所示。

    标签: LED 显示屏 恒流驱动 电路设计

    上传时间: 2014-02-19

    上传用户:lingzhichao

  • 采用高速串行收发器Rocket I/O实现数据率为2.5 G

    摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。

    标签: Rocket 2.5 高速串行 收发器

    上传时间: 2013-11-06

    上传用户:smallfish

  • 开关磁阻电机驱动系统发展概况(讲座)

    本文介绍了开关磁阻电机驱动系统(Switched Reluctance Drive, SRD)的发展概况、系统构成以及目前的研究热点。 关 键 词: 开关磁阻电机   研究热点 Abstract:In this paper, development, construction and research focus of Switched Reluctance Drive were introduced. Keywords: Switched Reluctance Motor      Research focus 1  发展简介 开关磁阻电机(Switched Reluctance Motor, SRM)最早可以追溯到1970年,英国Leeds大学步进电机研究小组首创一个开关磁阻电机雏形。到1972年进一步对带半导体开关的小功率电动机(10w~1kw)进行了研究。1975年有了实质性的进展,并一直发展到可以为50kw的电瓶汽车提供装置。1980年在英国成立了开关磁阻电机驱动装置有限公司(SRD Ltd.),专门进行SRD系统的研究、开发和设计。1983年英国(SRD Ltd.)首先推出了SRD系列产品,该产品命名为OULTON。1984年TASC驱动系统公司也推出了他们的产品。另外SRD Ltd. 研制了一种适用于有轨电车的驱动系统,到1986年已运行500km。该产品的出现,在电气传动界引起不小的反响。在很多性能指标上达到了出人意料的高水平,整个系统的综合性能价格指标达到或超过了工业中长期广泛应用的一些变速传动系统。下表是当时对几种常用变速传动系统各项主要经济指标所作的比较。成本 1.0 1.5 1.0 美国、加拿大、南斯拉夫、埃及等国家也都开展了SRD系统的研制工作。在国外的应用中,SRD一般用于牵引中,例如电瓶车和电动汽车。同时高速性能是SRD的一个特长的方向。据报道,美国为空间技术研制了一个25000r/min、90kW的高速SRD样机。我国大约在1985年才开始对SRD系统进行研究。SRD系统的研究已被列入我国中、小型电机“八五”、“九五”和“十五”科研规划项目。华中科技大学开关磁阻电机课题组在“九五”项目中研制出使用SRD的纯电动轿车,在“十五”项目中将SRD应用到混合动力城市公交车,均取得了较好的运行效果。纺织机械研究所将SRD应用于毛巾印花机、卷布机,煤矿牵引及电动车辆等,取得了显著的经济效益。 从上世纪90年代国际会议的上有关SRD系统的文章来看,对SRD系统的研究工作已经从论证它的优点、开发应用阶段进入到设计理论、优化设计研究阶段。对SR电机、控制器、功率变换器等的运行理论、优化设计、结构形式等方面进行了更加深入的研究。  

    标签: 开关磁阻电机 发展 驱动系统 讲座

    上传时间: 2013-10-11

    上传用户:xjz632

  • lpc2292/lpc2294 pdf datasheet

    The LPC2292/2294 microcontrollers are based on a 16/32-bit ARM7TDMI-S CPU with real-time emulation and embedded trace support, together with 256 kB of embedded high-speed flash memory. A 128-bit wide memory interface and a unique accelerator architecture enable 32-bit code execution at the maximum clock rate. For critical code size applications, the alternative 16-bit Thumb mode reduces code by more than 30 pct with minimal performance penalty. With their 144-pin package, low power consumption, various 32-bit timers, 8-channel 10-bit ADC, 2/4 (LPC2294) advanced CAN channels, PWM channels and up to nine external interrupt pins these microcontrollers are particularly suitable for automotive and industrial control applications as well as medical systems and fault-tolerant maintenance buses. The number of available fast GPIOs ranges from 76 (with external memory) through 112 (single-chip). With a wide range of additional serial communications interfaces, they are also suited for communication gateways and protocol converters as well as many other general-purpose applications. Remark: Throughout the data sheet, the term LPC2292/2294 will apply to devices with and without the /00 or /01 suffix. The suffixes /00 and /01 will be used to differentiate from other devices only when necessary.

    标签: lpc datasheet 2292 2294

    上传时间: 2014-12-30

    上传用户:aysyzxzm

  • 基于核的MMKP问题算法研究

      多维多选择背包问题(MMKP)是0-1背包问题的延伸,背包核已经被用来设计解决背包问题的高效算法。目的是研究如何获得一种背包核,并以此高效处理多维多选择背包问题。首先给出了一种方法确定MMKP的核,然后阐述了利用核精确解决MMKP问题的B&B算法,列出了具体的算法步骤。在分析了算法的存储复杂度后,将算法在各种实例上的运行效果与目前解决MMKP问题的常用算法的运行效果进行了比较,发现本文的算法性能优于以往任何算法。

    标签: MMKP 算法研究

    上传时间: 2013-11-20

    上传用户:wangw7689

  • 数字与模拟电路设计技巧

    数字与模拟电路设计技巧IC与LSI的功能大幅提升使得高压电路与电力电路除外,几乎所有的电路都是由半导体组件所构成,虽然半导体组件高速、高频化时会有EMI的困扰,不过为了充分发挥半导体组件应有的性能,电路板设计与封装技术仍具有决定性的影响。 模拟与数字技术的融合由于IC与LSI半导体本身的高速化,同时为了使机器达到正常动作的目的,因此技术上的跨越竞争越来越激烈。虽然构成系统的电路未必有clock设计,但是毫无疑问的是系统的可靠度是建立在电子组件的选用、封装技术、电路设计与成本,以及如何防止噪讯的产生与噪讯外漏等综合考虑。机器小型化、高速化、多功能化使得低频/高频、大功率信号/小功率信号、高输出阻抗/低输出阻抗、大电流/小电流、模拟/数字电路,经常出现在同一个高封装密度电路板,设计者身处如此的环境必需面对前所未有的设计思维挑战,例如高稳定性电路与吵杂(noisy)性电路为邻时,如果未将噪讯入侵高稳定性电路的对策视为设计重点,事后反复的设计变更往往成为无解的梦魇。模拟电路与高速数字电路混合设计也是如此,假设微小模拟信号增幅后再将full scale 5V的模拟信号,利用10bit A/D转换器转换成数字信号,由于分割幅宽祇有4.9mV,因此要正确读取该电压level并非易事,结果造成10bit以上的A/D转换器面临无法顺利运作的窘境。另一典型实例是使用示波器量测某数字电路基板两点相隔10cm的ground电位,理论上ground电位应该是零,然而实际上却可观测到4.9mV数倍甚至数十倍的脉冲噪讯(pulse noise),如果该电位差是由模拟与数字混合电路的grand所造成的话,要测得4.9 mV的信号根本是不可能的事情,也就是说为了使模拟与数字混合电路顺利动作,必需在封装与电路设计有相对的对策,尤其是数字电路switching时,ground vance noise不会入侵analogue ground的防护对策,同时还需充分检讨各电路产生的电流回路(route)与电流大小,依此结果排除各种可能的干扰因素。以上介绍的实例都是设计模拟与数字混合电路时经常遇到的瓶颈,如果是设计12bit以上A/D转换器时,它的困难度会更加复杂。

    标签: 数字 模拟电路 设计技巧

    上传时间: 2014-02-12

    上传用户:wenyuoo

  • 采用高速串行收发器Rocket I/O实现数据率为2.5 G

    摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。

    标签: Rocket 2.5 高速串行 收发器

    上传时间: 2013-10-13

    上传用户:lml1234lml

  • 传输线理论

    目录  第一章           传输线理论 一 传输线原理 二 微带传输线 三 微带传输线之不连续分析 第二章           被动组件之电感设计与分析 一 电感原理 二 电感结构与分析 三 电感设计与模拟 电感分析与量测

    标签: 传输线

    上传时间: 2013-11-21

    上传用户:qb1993225