基于过采样和∑-△噪声整形技术的DAC能够可靠地把数字信号转换为高精度的模拟信号(大于等于16位)。采用这一架构进行数模转换具有诸多优点，例如极低的失配噪声和更高的可靠性，便于实现嵌入式集成等，最重要的是可以得到其他DAC结构所无法达到的精度和动态范围。在高精度测量，音频转换，汽车电子等领域有着广泛的应用价值。 本文采用∑-△结构以FPGA方式实现了一个具有高精度的数模转换器，在24比特的输入信号下，达到了约150dB的信噪比。作为一个灵活的音频DAC实现方案。该DAC可以对CD/DVD/HDCD/SACD等多种制式下的音频信号进行处理，接受并转换采样率为32/44.1/48/88.2/96/192kHz，字长为16/18/20/24比特的PCM数据，具备良好的兼容性和通用性。 由于非线性和不稳定性的存在，高阶∑-△调制器的设计与实现存在较大的难度。本文综合大量文献中的经验原则和方法，阐述了稳定的高阶高精度调制器的设计流程；并据此设计了达到24bit精度和满量程输入范围的的5阶128倍调制器。本文创新性地提出了∑-△调制器的一种高效率流水线实现结构。分析表明，与其他常见的∑-△调制器实现结构相比，本方案具有结构简单、运算单元少等优点；此外在同样信号采样率下，调制器所需的时钟频率大大降低。 文中的过采样滤波模块采用三级半带滤波器和一个可变CIC滤波器级联组成，可以达到最高128倍的过采样比，同时具有良好的通带和阻带特性。在半带滤波器的设计中采用了CSD编码，使结构得到了充分的简化。 本文提出的过采样DAC方案具有可重配置结构，让使用者能够方便地控制过采样比和调制器阶数。通过积分梳状滤波器的配置，能够获得32/64/128倍的不同过采样比，从而实现对于32～192kHz多种采样率输入的处理。在不同输入字长情况下，通过调制器的重构，则可以将调制器由高精度的5阶模式改变为功耗更低的3阶模式，满足不同分辨率信号输入时的不同精度要求。这是本文的另一创新之处。 目前，该过采样DAC已经在XilinxVirtexⅡ系列FPGA器件下得到硬件实现和验证。测试表明，对于从32kHz到192kHz的不同输入信号，该DAC模块输出1比特码流的带内信噪比均能满足24比特数据转换应用的分辨率要求。
上传时间： 2013-07-08
上传用户：从此走出阴霾
本课题涉及先进的FPGA技术引入到数控插补時某些算法的改进，主要目的是更好的利用FPGA具有系统芯片化、高可靠性、开发设计周期短等特点，及具有系统内可再编程的性能，来解决目前软件插补速度慢而硬件插补设计复杂、调整和修...
上传时间： 2013-04-24
上传用户：gjzeus
在知网上下载的，花了不少钱的，很好的资料，拿来和大家一块学习交流
上传时间： 2013-06-19
上传用户：奇奇奔奔
介绍了数字电路基本知识。包括数字电路基础和部分微机原理、电子设计可靠性知识。
标签： 数字电路
上传时间： 2013-06-16
上传用户：himbly
在惯性导航系统中，捷联式惯性导航系统以其体积小、成本低和可靠性高等优点正逐步取代平台式惯性导航系统，成为惯性导航系统的发展趋势。 为了适应捷联惯性导航系统小型化、低成本和高性能的发展方向，本文设计了DSP...
上传时间： 2013-07-20
上传用户：zoushuiqi
在惯性导航系统中，捷联式惯性导航系统以其体积小、成本低和可靠性高等优点正逐步取代平台式惯性导航系统，成为惯性导航系统的发展趋势。 为了适应捷联惯性导航系统小型化、低成本和高性能的发展方向，本文设计了DSP与FPGA相结合的系统方案：系统采用MEMS器件和高性能A/D转换器构成惯性信号检测单元，FPGA进行I/O控制，DSP完成导航计算。方案综合考虑了系统成本、计算速度、精度、体积等各方面的因素，并通过GPS、磁航向计等信息融合进一步提高导航精度。 数据采集是捷联惯导系统设计的关键，本文数据采集由信号调理、A/D转换和。FPGA等几部分组成。其中，FPGA是整个数据采集部分的核心，其主要功能包括：实现了ADC控制逻辑和时序生成；配置了FIFO寄存器，缓冲了ADC与DSP之间的转换数据；扩展了UART串口，以实现系统的外部信息接口。在完成电路设计的基础上，对各功能模块进行了全面的半实物仿真，验证了系统方案及各主要功能模块的可行性。 论文简述了惯性导航系统的应用背景及发展状况，介绍了捷联惯导系统的基本原理，设计了基于DSP/FPGA的捷联惯导系统方案，实现了系统各部分硬件电路以及FPGA功能模块，并通过搭建硬件验证平台和利用第三方仿真软件，对传感器的性能以及FPGA各功能模块进行了较全面的验证和仿真。结果表明：基于DSP/FPGA的捷联惯导系统能够满足应用的要求，并在小型化、低成本和高性能等方面有一定的优势。
上传时间： 2013-04-24
上传用户：1966640071
PCI（Peripheral Component Interconnect）局部总线是微型计算机中处理器、存储器与外围控制部件、扩展卡之间的互连接口，由于其速度快、可靠性高、成本低、兼容性好等特点，在各种计算机总线标准占有重要地位，基于PCI标准的接口设计已经成为相关项目开发中的一个重要的选择。 目前，现场可编程门阵列FPGA（Field Programmable Gates）得到了广泛应用。由于其具有规模大，开发过程投资小，可反复编程，且支持软硬件协同设计等特点，因此已逐步成为复杂数字硬件电路设计的首选。 PCI接口的开发有多种方法，主要有两种：一是使用专用接口芯片，二是使用可编程逻辑器件，如FPGA。本论文基于成本和实际需要的考虑，采用第二种方法进行设计。 本论文采用自上而下（Top-To-Down）和模块化的设计方法，使用FPGA和硬件描述语言（VHDL和Verilog HDL）设计了一个PCI接口核，并通过自行设计的试验板对其进行验证。为使设计准确可靠，在具体模块的设计中广泛采用流水线技术和状态机的方法。 论文最终设计完成了一个33M32位的PCI主从接口，并把它作为以NIOSⅡ为核心的SOPC片内外设，与通用计算机成功进行了通讯。 论文对PCI接口进行了功能仿真，仿真结果和PCI协议的要求一致，表明本论文设计正确。把设计下载进FPGA芯片EP2C8Q208C7之后，论文给出了使用SIGNALTAPⅡ观察到的信号实际波形，波形显示PCI接口能够满足本设计中系统的需要。本文最后还给出试验板的具体设计步骤及驱动程序的安装。
上传时间： 2013-07-28
上传用户：372825274
异步FIFO是一种先进先出的电路，使用在需要产时数据接口的部分，用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中，由于时钟之间周期和相位完全独立，因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。本设计介绍解决这一问题的一种方法。本设计采用VHDL语言的形式，在QuartusII的开发平台下完成，继而下载到FPGA中实现。
上传时间： 2013-07-30
上传用户：muyehuli
1.利用贴片陶瓷电容器介质层的薄层化和多层叠层技术，使电容值大为扩大 2.单片结构保证有极佳的机械性强度及可靠性 3.极高的精确度，在进行自动装配时有高度的准确性 4.因仅有陶瓷和金属构成，故即便在高温，低温环境下亦无渐衰的现象出现，具有较强可靠性与稳定性 5.低集散电容的特性可完成接近理论值的电路设计 6.残留诱导系数小，确保上佳的频率特性 7.因电解电容器领域也获得了电容，故使用寿命延长，更造于具有高可靠性的电源 8.由于ESR低，频率特性良好，故最适合于高频，高密度类型的电源
上传时间： 2013-04-24
上传用户：hull021
· 摘要： 在视频压缩系统中,视频解码器输出的BT.656数据流不便于TMS320C6416等通用DSP直接进行处理.本文介绍了一种基于FPGA+DSP构架的视频采集方案,通过对FPGA的灵活配置,对输入的BT.656格式视频信号进行预处理和缓冲.系统采用TI的TMS320C6416作为核心DSP,实现了高可靠性的视频压缩.
上传时间： 2013-07-15
上传用户：zhenyushaw
