可能很多人都曾经想过要实现一些比较大的数的阶乘，但是C++中提供的标准数据类型其存储空间太小，根本无法实现。我们可以通过其他方法来实现，本程序用一个很简单的算法实现数的阶乘，程序很短，也很简单，各处都有注释，相信大家很容易就可以看懂，下载源码后在VC6.0中打开编译后即可运行，程序经少许改动可以实现更大的数的阶乘，有兴趣的读者在看完本程序后可一动手试试，其乐无穷！！希望这个程序能给大家一点帮助。程序可能还有许多不足之出，热烈欢迎各位前来指导。在下在此表示衷心的感谢！！！！！
标签： 比较
上传时间： 2013-12-23
上传用户：天诚24
系统辨识中的各种辨识算法：如最小二乘法、递推最小二乘法、广义最小二乘、变遗忘因子递推算法等。
上传时间： 2015-04-26
上传用户：fanboynet
简易的计算器,能进行加,减,乘,除等简单的运算!
上传时间： 2015-04-26
上传用户：weiwolkt
8位加法器的原代码,主要内容下载看了就知道
上传时间： 2013-12-16
上传用户：思琦琦
大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟，数码显示，74ls138，8，4位计数器，d，rs触发器，加法器，交通灯等，此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚
上传时间： 2013-12-23
上传用户：qiaoyue
音频编解码 2400 bps MELP语音编解码器 定点算法
上传时间： 2015-05-01
上传用户：1966640071
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
上传时间： 2015-05-02
上传用户：zukfu
作者:Analog Devices,Inc 平台：ADSP21xx 编程语言：ASM 说明：ADSP21xx用AD的16位定点DSP作音频压缩器性价比不错
上传时间： 2015-05-02
上传用户：cursor
平台：ADSP21xx 编程语言：ASM 说明：ADSP21xx-离散余弦变换在16位定点DSP上实现
上传时间： 2013-12-25
上传用户：lacsx
11,13,16位超前进位加法器的Verilog HDL源代码。
上传时间： 2013-12-28
上传用户：ouyangtongze
