虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

大萨达撒所多d

  • 阿萨德阿萨德

    阿斯达斯大所多阿萨德阿萨德阿萨德阿萨德阿萨德暗示打手

    标签: FPGA

    上传时间: 2019-04-20

    上传用户:ahujiea123

  • 基于FPGA的高速实时数字存储示波器

    数字存储示波器(DSO)上世纪八十年代开始出现,由于当时它的带宽和分辨率较低,实时性较差,没有具备模拟示波器的某些特点,因此并没有受到人们的重视。随着数字电路、大规模集成电路及微处理器技术的发展,尤其是高速模/数(A/D)转换器及半导体存储器(RAM)的发展,数字存储示波器的采样速率和实时性能得到了很大的提高,在工程测量中,越来越多的工程师用DSO来替代模拟示波器。 本文介绍了一款双通道采样速率达1GHz,分辨率为8Bits,实时带宽为200MHz数字存储示波器的研制。通过对具体功能和技术指标的分析,提出了FPGA+ARM架构的技术方案。然后,本文分模块详细叙述了整机系统中部分模块,包括前端高速A/D转换器和FPGA的硬件模块设计,数据处理模块软件的设计,以及DSO的GPIB扩展接口逻辑模块的设计。 本文在分析了传统DSO架构的基础上,提出了本系统的设计思想和实现方案。在高速A/D选择上,国家半导体公司2005年推出的双通道采样速率达500MHz高速A/D转换器芯片ADC08D500,利用其双边沿采样模式(DES)实现对单通道1GHz的采样速率,并且用Xilinx公司Spraten-3E系列FPGA作为数据缓冲单元和存储单元,提高了系统的集成度和稳定性。其中,FPGA缓冲单元完成对不同时基情况下多通道数据的抽取,处理单元完成对数据正弦内插的计算,而DSO中其余数据处理功能包括数字滤波和FFT设计在后端的ARM内完成。DSO中常用的GPIB接口放在FPGA内集成,不仅充分利用了FPGA内丰富的逻辑资源,而且降低了整机成本,也减少了电路规模。 最后,利用ChipscopePro工具对采样系统进行调试,并分析了数据中的坏数据产生的原因,提出了解决方案, 并给出了FPGA接收高速A/D的正确数据。

    标签: FPGA 高速实时数 字存储 示波器

    上传时间: 2013-07-07

    上传用户:asdkin

  • 同步整流技术简单介绍

    同步整流技术简单介绍大家都知道,对于开关电源,在次级必然要有一个整流输出的过程。作为整流电路的主要元件,通常用的是整流二极管(利用它的单向导电特性),它可以理解为一种被动式器件:只要有足够的正向电压它就开通,而不需要另外的控制电路。但其导通压降较高,快恢复二极管(FRD)或超快恢复二极管(SRD)可达1.0~1.2V,即使采用低压降的肖特基二极管(SBD),也会产生大约0.6V的压降。这个压降完全是做的无用功,并且整流二极管是一种固定压降的器件,举个例子:如有一个管子压降为0.7V,其整流为12V时它的前端要等效12.7V电压,损耗占0.7/12.7≈5.5%.而当其为3.3V整流时,损耗为0.7/4(3.3+0.7)≈17.5%。可见此类器件在低压大电流的工作环境下其损耗是何等地惊人。这就导致电源效率降低,损耗产生的热能导致整流管进而开关电源的温度上升、机箱温度上升--------有时系统运行不稳定、电脑硬件使用寿命急剧缩短都是拜这个高温所赐。随着电脑硬件技术的飞速发展,如GeForce 8800GTX显卡,其12V峰值电流为16.2A。所以必须制造能提供更大输出电流(如多核F1,四路12V,每路16A;3.3V和5V输出电流各高达24A)的电源转换器。而当前世界的能源紧张问题的凸现,为广大用户提供更高转换效率(如多核R80,完全符合80PLUS标准)的电源转换器就是我们整个开关电源行业的不可回避的社会责任了。如何解决这些问题?寻找更好的整流方式、整流器件。同步整流技术和通态电阻(几毫欧到十几毫欧)极低的专用功率MOSFET就是在这个时刻走上开关电源技术发展的历史舞台了!作为取代整流二极管以降低整流损耗的一种新器件,功率MOSFET属于电压控制型器件,它在导通时的伏安特性呈线性关系。因为用功率MOSFET做整流器时,要求栅极电压必须与被整流电压的相位保持同步才能完成整流功能,故称之为同步整流。它可以理解为一种主动式器件,必须要在其控制极(栅极)有一定电压才能允许电流通过,这种复杂的控制要求得到的回报就是极小的电流损耗。在实际应用中,一般在通过20-30A电流时才有0.2-0.3V的压降损耗。因为其压降等于电流与通态电阻的乘积,故小电流时,其压降和恒定压降的肖特基不同,电流越小压降越低。这个特性对于改善轻载效率(20%)尤为有效。这在80PLUS产品上已成为一种基本的解决方案了。对于以上提到的两种整流方案,我们可以通过灌溉农田来理解:肖特基整流管可以看成一条建在泥土上没有铺水泥的灌溉用的水道,从源头下来的水源在中途渗漏了很多,十方水可能只有七、八方到了农田里面。而同步整流技术就如同一条镶嵌了光滑瓷砖的引水通道,除了一点点被太阳晒掉的损失外,十方水能有9.5方以上的水真正用于浇灌那些我们日日赖以生存的粮食。我们的多核F1,多核R80,其3.3V整流电路采用了通态电阻仅为0.004欧的功率MOSFET,在通过24A峰值电流时压降仅为20*0.004=0.08V。如一般PC正常工作时的3.3V电流为10A,则其压降损耗仅为10*0.004=0.04V,损耗比例为0.04/4=1%,比之于传统肖特基加磁放大整流技术17.5%的损耗,其技术的进步已不仅仅是一个量的变化,而可以说是有了一个质的飞跃了。也可以说,我们为用户修建了一条严丝合缝的灌溉电脑配件的供电渠道。

    标签: 同步整流

    上传时间: 2013-10-27

    上传用户:杏帘在望

  • 深入浅出Cortex-M0—LPC1100系列

    LPC1100系列Cortex-M0微处理器A/D转换器的基本时钟由APB时钟提供。A/D转换器包含一个可编程的分频器,它可以将APB时钟调整为逐次逼近转换所需的时钟(最大可达4.5MHz,并且完全满足精度要求的转换需要11个这样的时钟)。

    标签: Cortex-M 1100 LPC

    上传时间: 2013-10-11

    上传用户:二驱蚊器

  • 智能算法书籍

    非常适合研究写论文发表论文找工发动机撒反馈圣达菲 发发多峰到算法速度分角色读发生大裂缝就肯定就发生空间打开撒作,

    标签: 实用

    上传时间: 2015-09-26

    上传用户:Yxin6618

  • ARMCortex-M0LPC1114入门手册

    LPC1114是NXP公司推出的一款 ARM Cortex-M0内核的32位单片机。它的主频最大可达50MHz,内部集成时钟产生单元,不用外部晶振也可以工作。内部集成32 KB FALSH程序存储器、8 K SRAM数据存储器、一个快速L2C接口一个RS485/IA485UART、两个带SSP特征的SPI接口、4个通用定时器、1个系统定时器、1个带窗口功能的看门狗定时器、功耗管理模块、1个ADC模块和42个GPO。截至 Ration写稿时,一片LPC1114的零售价只需59元,批量价更便宜。如此强大的处理器,如此低廉的价格,可谓是性价比无敌,其低功耗、简单易用、高能效和低成本相结合,必然会在市场中占有一席之地LPC1114是ARM入门级的单片机,使用起来非常简单,只要会51单片机就可以快速的使用LPC1114。幸运的是,即使你不会51单片机,Ration也可以带领你彻底征服这个看似复杂实则简单的单片机不管是什么单片机,本质上都一样,对外表现为N个引脚,用引脚的高低电平变化来完成各种控制通信工作。内部由若干个功能模块构成,例如串口模块ADC模块等,有些单片机集成的功能模块相对较多,有些单片机集成的功能模块相对较少。我们要学习的,即如何配置单片机内部的各个模块,来完成我们所需要的目的。不管是学习单片机,还是学习其它与单片机配合的其它硬件,学习方法都样。从大局上看,它们都是由外部引脚和内部功能模块构成的。内部功能模块会有一些寄存器,我们了解了它的每个寄存器的功能,就可以通过它的用户手册配置寄存器,达到所需的要求。例如:给51单片机中的寄存器P1写0x01,将会使得引脚P1电平为高P1.1~P1.7引脚为低。给51单片机中的寄存器TMoD写0x20,将会配置定时器0为16位模式,定时器1为8位自动重载模式

    标签: cortex-m0 lpc1114

    上传时间: 2022-04-02

    上传用户:yiyewumian

  • 并联电容器组相控投切技术研究.rar

    选相控制开关又称同步开关或相控开关,其实质就是控制开关在电压或电流的期望相位完成合闸或分闸,以主动消除开关过程所产生的涌流和过电压等电磁暂态效应,提高开关的开断能力。本论文以电力系统的无功补偿为背景,分析了随机投切电容器组的暂态过程所带来的各种危害,从而提出选相投切技术;本文以真空开关选相投切电容器组为研究对象,着重介绍了电容器组选相投切技术的相关理论,给出了电容器组选相投切的控制策略,为同步开关选相控制器的设计提供了理论依据。 双稳态永磁机构结构简单、动作稳定可靠,其出力特性能与真空开关良好匹配,在中压领域得到越来越广泛的应用。相控真空开关采用三相独立操动的双稳态永磁机构,其操作电源为由大功率电力电子器件控制的储能大容量电容器,通过多次的测试结果表明双稳态永磁机能很好地满足相控开关的要求,是相控开关的理想选择。 IPM(智能功率模块)作为一种新型的大功率开关器件,以其设计简单(内置驱动和保护电路),低功耗,开关速度快等特点成为越来越多设计者的首选,得到了越来越广泛的应用。本文讨论了IPM在选相投切电容器组中的相关逻辑控制策略,光耦隔离驱动,IPM过流、过热相关保护等内容,设计了以DSP(TMS320LF2407A)为核心的永磁机构同步控制系统,实时采集电网信号,经过FIR数字滤波提取零点,通过IPM控制大容量电容器放电来驱动永磁机构,实现断路器在期望相位上分断或关合以减小暂态冲击,并保证储能电容器的一次储能完成一次完整的O-C-O操作。 通过相关试验测试,表明本系统已经初步达到了设计所要达到的预期效果,为以后的研究以及同步控制控制系统的完善和优化提供了有益的经验和参考。

    标签: 并联电容器组 相控 技术研究

    上传时间: 2013-04-24

    上传用户:diets

  • 基于单线圈永磁机构的相控开关控制器的设计.rar

    选相控制开关又称同步开关或相控开关,其实质就是控制开关在电压或电流的期望相位完成合闸或分闸,以主动消除开关过程所产生的涌流和过电压等电磁暂态效应,提高开关的开断能力。本论文首先分析了提高断路器可靠性的途径,介绍了相控开关的研究意义及其优点;相控开关的基本原理和分合闸操作过程,为同步开关选相控制器的设计提供了理论依据。 永磁操动机构是近几年正在发展的一种新型操动机构,它利用永久磁铁产生的磁力将真空断路器保持在分合闸位置,而无需任何传统机械脱扣锁扣装置。它机构零部件少,结构简单,使断路器动作的可靠性大大提高。二次控制回路采用电子控制模块,动作迅速并可以实现精确时间控制,采用开关电源输入范围宽,输入输出用光耦隔离,功耗低,极大地提高了可靠性,使永磁机构真空断路器成为真正意义的免维护智能化断路器。单线圈永磁机构结构简单、体积小,在中压领域得到越来越广泛的应用。相控真空开关采用三相独立操动的单线圈永磁机构,其操作电源为由大功率电力电子器件控制的储能大容量电容器,通过多次的测试结果表明单线圈永磁机构能很好地满足相控开关的要求,是相控开关的理想选择。 本文详细介绍了以Mega16为控制核心的单线圈永磁机构智能控制器,这种控制系统集保护、控制、开关量监测等功能于一体。可实现对电容电压实时显示,具有过电流速断保护、过电压和欠电压保护、闭锁以及报警等功能。 通过相关试验测试,表明本系统已经初步达到了设计所要达到的预期效果,为以后的研究以及同步控制系统的完善和优化提供了有益的经验和参考。

    标签: 单线圈 永磁机构 开关控制器

    上传时间: 2013-07-02

    上传用户:一诺88

  • 应用VHDL基于FPGA设计FIR滤波器

    伴随高速DSP技术的广泛应用,实时快速可靠地进行数字信号处理成为用户追求的目标。同时,由于可编程器件在速度和集成度方面的飞速提高,使得利用硬件实现数字信号实时快速可靠处理有了新的途径。 FIR滤波器是数字信号处理中常用部件,它的最大优点在于:设计任何幅频特性时,可以具有严格的线性相位,这一点对数字信号的实时处理非常关键。 FPGA是常用的可编程器件,它所具有的查找表结构非常适用于实现实时快速可靠的FIR滤波器,在加上VHDL语言灵活的描述方法以及与硬件无关的特点,使得使用VHDL语言基于FPGA芯片实现FIR滤波器成为研究的方向。 本文对基于FPGA的FIR数字滤波器实现进行了研究,并设计了一个16阶的FIR低通滤波器。所做的主要工作为: 1.以FIR数字滤波器的基本理论为依据,使用分布式算法作为滤波器的硬件实现算法,并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点,采用多块查找表的方式减小硬件规模。 2.在设计中采用了自顶向下的层次化、模块化的设计思想,将整个滤波器划分为多个模块,利用VHDL语言的描述方法进行了各个功能模块的设计,最终完成了FIR数字滤波器的系统设计。 3.采用FLEX10K系列器件实现一个16阶的FIR低通滤波器的设计实例,用MAX+PLUSII软件进行了仿真,并用MATLAB对仿真结果进行了分析,证明所设计的FIR数字滤波器功能正确。 仿真结果表明,本论文所设计的FIR滤波器硬件规模较小,采样率达到了17.73MHz。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。

    标签: VHDL FPGA FIR 滤波器

    上传时间: 2013-04-24

    上传用户:zdluffy

  • OFDM系统中信道编码的FPGA实现及降低峰均比的研究

    低压电力线通信(PLC)具有网络分布广、无需重新布线和维护方便等优点。近年来,低压电力线通信被看成是解决信息高速公路“最后一英里”问题的一种方案,在国内外掀起了一个新的研究热潮。电力线信道中不仅存在多径干扰和子信道衰落,而且还存在开关噪声和窄带噪声,因此在电力线通信系统中,信道编码是不可或缺的重要组成部分。 本文着重研究了在FPGA上实现OFDM系统中的信道编解码方案。其中编码端由卷积码编码器和交织器组成,解码端由Viterbi译码器和解交织器组成,同时为了与PC机进行通信,还在FPGA上做了一个RS232串行接口模块,以上所有的模块均采用硬件描述语言VerilogHDL编写。另外,峰值平均功率比(PAR)较大是OFDM系统所面临的一个重要问题,必须要考虑如何降低大峰值功率信号出现的概率。本文重点研究了三种降低PAR的方法:即信号预畸变技术、信号非畸变技术和编码技术。这三种方法各有优缺点,但是迄今为止还没有一种好方法能够彻底地解决OFDM系统中较高PAR的弊病。本论文内容安排如下:第一章介绍了课题的背景,可编程器件和OFDM技术的发展历程。第二章详细介绍了OFDM的原理以及实现OFDM所采用的一些技术细节。第三章详细介绍了本课题中信道编码的方案,包括信道编码的基本原理,组成结构以及方案中采用的卷积码和交织的原理及设计。第四章详细讨论了编码方案如何在FPGA上实现,包括可编程逻辑器件FPGA/CPLD的结构特点,开发流程,以及串口通信接口、编解码器的FPGA设计。第五章详细介绍了如何降低OFDM系统中的峰值平均功率比。最后,在第六章总结全文,并对课题中需要进一步完善的方面进行了探讨。

    标签: OFDM FPGA 信道编码

    上传时间: 2013-04-24

    上传用户:520