虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

多核设计

  • 基于锁相放大器的试验机采集系统

    基于STM32、STM8处理器,设计完成了万能试验机的多个功能模块。为了提高小信号的采集精度与速度,用多处理器设计了一种混合式的锁相放大器,并运用数字处理进行进一步处理,具有很高的性价比。在位移信号采集中,运用STM8S实现了低成本的设计。实验表明,本系统在速度与精度上满足万能试验机要求,总体性价比高。

    标签: 锁相放大器 试验机 采集系统

    上传时间: 2013-12-26

    上传用户:lili123

  • 同步整流技术简单介绍

    同步整流技术简单介绍大家都知道,对于开关电源,在次级必然要有一个整流输出的过程。作为整流电路的主要元件,通常用的是整流二极管(利用它的单向导电特性),它可以理解为一种被动式器件:只要有足够的正向电压它就开通,而不需要另外的控制电路。但其导通压降较高,快恢复二极管(FRD)或超快恢复二极管(SRD)可达1.0~1.2V,即使采用低压降的肖特基二极管(SBD),也会产生大约0.6V的压降。这个压降完全是做的无用功,并且整流二极管是一种固定压降的器件,举个例子:如有一个管子压降为0.7V,其整流为12V时它的前端要等效12.7V电压,损耗占0.7/12.7≈5.5%.而当其为3.3V整流时,损耗为0.7/4(3.3+0.7)≈17.5%。可见此类器件在低压大电流的工作环境下其损耗是何等地惊人。这就导致电源效率降低,损耗产生的热能导致整流管进而开关电源的温度上升、机箱温度上升--------有时系统运行不稳定、电脑硬件使用寿命急剧缩短都是拜这个高温所赐。随着电脑硬件技术的飞速发展,如GeForce 8800GTX显卡,其12V峰值电流为16.2A。所以必须制造能提供更大输出电流(如多核F1,四路12V,每路16A;3.3V和5V输出电流各高达24A)的电源转换器。而当前世界的能源紧张问题的凸现,为广大用户提供更高转换效率(如多核R80,完全符合80PLUS标准)的电源转换器就是我们整个开关电源行业的不可回避的社会责任了。如何解决这些问题?寻找更好的整流方式、整流器件。同步整流技术和通态电阻(几毫欧到十几毫欧)极低的专用功率MOSFET就是在这个时刻走上开关电源技术发展的历史舞台了!作为取代整流二极管以降低整流损耗的一种新器件,功率MOSFET属于电压控制型器件,它在导通时的伏安特性呈线性关系。因为用功率MOSFET做整流器时,要求栅极电压必须与被整流电压的相位保持同步才能完成整流功能,故称之为同步整流。它可以理解为一种主动式器件,必须要在其控制极(栅极)有一定电压才能允许电流通过,这种复杂的控制要求得到的回报就是极小的电流损耗。在实际应用中,一般在通过20-30A电流时才有0.2-0.3V的压降损耗。因为其压降等于电流与通态电阻的乘积,故小电流时,其压降和恒定压降的肖特基不同,电流越小压降越低。这个特性对于改善轻载效率(20%)尤为有效。这在80PLUS产品上已成为一种基本的解决方案了。对于以上提到的两种整流方案,我们可以通过灌溉农田来理解:肖特基整流管可以看成一条建在泥土上没有铺水泥的灌溉用的水道,从源头下来的水源在中途渗漏了很多,十方水可能只有七、八方到了农田里面。而同步整流技术就如同一条镶嵌了光滑瓷砖的引水通道,除了一点点被太阳晒掉的损失外,十方水能有9.5方以上的水真正用于浇灌那些我们日日赖以生存的粮食。我们的多核F1,多核R80,其3.3V整流电路采用了通态电阻仅为0.004欧的功率MOSFET,在通过24A峰值电流时压降仅为20*0.004=0.08V。如一般PC正常工作时的3.3V电流为10A,则其压降损耗仅为10*0.004=0.04V,损耗比例为0.04/4=1%,比之于传统肖特基加磁放大整流技术17.5%的损耗,其技术的进步已不仅仅是一个量的变化,而可以说是有了一个质的飞跃了。也可以说,我们为用户修建了一条严丝合缝的灌溉电脑配件的供电渠道。

    标签: 同步整流

    上传时间: 2013-10-27

    上传用户:杏帘在望

  • TMDXEVM6678L_EVM_A102-1

    TI 6678多核DSP原理图

    标签: TMDXEVM L_EVM_A 6678 102

    上传时间: 2013-11-03

    上传用户:zhyiroy

  • Stratix V FPGA 28 nm创新技术超越摩尔定律

      本白皮书介绍 Stratix V FPGA 是怎样帮助用户提高带宽同时保持其成本和功耗预算不变。在工艺方法基础上,Altera 利用 FPGA 创新技术超越了摩尔定律,满足更大的带宽要求,以及成本和功耗预算。Altera Stratix ® V FPGA 通过 28-Gbps 高功效收发器突破了带宽限制,支持用户使用嵌入式 HardCopy ®模块将更多的设计集成到单片FPGA中,部分重新配置功能还提高了灵活性。

    标签: Stratix FPGA 28 创新技术

    上传时间: 2013-10-30

    上传用户:luke5347

  • XAPP483 - 利用 Platform Flash PROM 实现多重启动功能

      一些应用利用 Xilinx FPGA 在每次启动时可改变配置的能力,根据所需来改变 FPGA 的功能。Xilinx Platform Flash XCFxxP PROM 的设计修订 (Design Revisioning) 功能,允许用户在单个PROM 中将多种配置存储为不同的修订版本,从而简化了 FPGA 配置更改。在 FPGA 内部加入少量的逻辑,用户就能在 PROM 中存储的多达四个不同的修订版本之间进行动态切换。多重启动或从多个设计修订进行动态重新配置的能力,与 Spartan™-3E FPGA 和第三方并行 flashPROM 一起使用时所提供的 MultiBoot 选项相似。本应用指南将进一步说明 Platform Flash PROM 如何提供附加选项来增强配置失败时的安全性,以及如何减少引脚数量和板面积。此外,Platform Flash PROM 还为用户提供其他优势:iMPACT 编程支持、单一供应商解决方案、低成本板设计和更快速的配置加载。本应用指南还详细地介绍了一个包含 VHDL 源代码的参考设计。

    标签: Platform Flash XAPP PROM

    上传时间: 2013-10-10

    上传用户:jackgao

  • 多核专家系列:QorIQ功率管理技术

    本会议将简要介绍现在和未来QorIQ硬件平台的功率管理技术。会议将介绍现在和未来Linux® SDK中软件基础设施的实施与使用情况。并且通过真实世界用例演示这些技术与基础设施在不同应用,如打印、成像、路由和数据中心等中如何有效降低功耗.

    标签: QorIQ 多核 功率

    上传时间: 2013-10-29

    上传用户:guanliya

  • 曙光天阔服务器I840R-H

    曙光天阔I840r-H服务器是曙光公司最新推出的一款支持英特尔最新四路多核处理器的企业级服务器,创新的全独立总线可彻底释放多至4颗64位Intel XeonMP多核处理器(包括Intel最新推出的Dunnington CPU)的强劲性能,最高达256GBFB-DIMM内存和具备可选集成高性能RAID的8块热插拔2.5寸SAS磁盘或5块热插拔3.5寸SAS磁盘,提供强大的功能以运行关键任务,满足资源密集型应用的需要。先进的管理和存储技术,具有更好的可扩充性和高可用性。作为曙光天阔系列服务器中的高端产品,I840r-H多核服务器是高端企业级用户的最佳选择,非常适用于金融、证券、交通、邮政、电信、能源等对服务器性能、可扩展性及可靠性要求苛刻的行业数据中心和远程的企业环境。

    标签: 840 R-H 曙光 服务器

    上传时间: 2013-12-10

    上传用户:zhangxin

  • labview 8.5教程下载

    通过本教程您将获得NI labview 8.5新特性的全面解析:labview 8.5新功能. 性能更为强大的NI labview项目功能令应用程序的开发更为高效并有效减少VI的链接错误; NI labview实时模块为严格限时的任务在多核

    标签: labview 8.5 教程下载

    上传时间: 2014-12-30

    上传用户:gonuiln

  • Stratix V FPGA 28 nm创新技术超越摩尔定律

      本白皮书介绍 Stratix V FPGA 是怎样帮助用户提高带宽同时保持其成本和功耗预算不变。在工艺方法基础上,Altera 利用 FPGA 创新技术超越了摩尔定律,满足更大的带宽要求,以及成本和功耗预算。Altera Stratix ® V FPGA 通过 28-Gbps 高功效收发器突破了带宽限制,支持用户使用嵌入式 HardCopy ®模块将更多的设计集成到单片FPGA中,部分重新配置功能还提高了灵活性。

    标签: Stratix FPGA 28 创新技术

    上传时间: 2013-10-08

    上传用户:坏天使kk

  • XAPP483 - 利用 Platform Flash PROM 实现多重启动功能

      一些应用利用 Xilinx FPGA 在每次启动时可改变配置的能力,根据所需来改变 FPGA 的功能。Xilinx Platform Flash XCFxxP PROM 的设计修订 (Design Revisioning) 功能,允许用户在单个PROM 中将多种配置存储为不同的修订版本,从而简化了 FPGA 配置更改。在 FPGA 内部加入少量的逻辑,用户就能在 PROM 中存储的多达四个不同的修订版本之间进行动态切换。多重启动或从多个设计修订进行动态重新配置的能力,与 Spartan™-3E FPGA 和第三方并行 flashPROM 一起使用时所提供的 MultiBoot 选项相似。本应用指南将进一步说明 Platform Flash PROM 如何提供附加选项来增强配置失败时的安全性,以及如何减少引脚数量和板面积。此外,Platform Flash PROM 还为用户提供其他优势:iMPACT 编程支持、单一供应商解决方案、低成本板设计和更快速的配置加载。本应用指南还详细地介绍了一个包含 VHDL 源代码的参考设计。

    标签: Platform Flash XAPP PROM

    上传时间: 2013-10-10

    上传用户:wangcehnglin