高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-17
上传用户：hxy200501
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。 关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
上传时间： 2013-11-10
上传用户：hz07104032
根据半实物仿真的特点和优点，本文提出了基于半实物仿真系统的多假目标航迹欺骗研究的优势和价值。然后从实现多假目标航迹欺骗的必要条件、航迹欺骗产生的原理、多假目标欺骗的参数匹配、多目标欺骗航迹的数据预算4个方面详细阐述了多假目标航迹欺骗原理，以及对半实物仿真系统的组成、软硬件设计特点进行了介绍，最后通过半实物仿真系统验证了两批假目标预定航迹的真实性和置信度，结果证明这种方式对研究多假目标航迹欺骗技术和战术应用的可行性和有效性。
标签： 半实物仿真
上传时间： 2013-11-11
上传用户：拢共湖塘
电子技术课程设计---多路温度采集监控系统的硬件设计
上传时间： 2013-11-22
上传用户：气温达上千万的
机器人
标签： 机器人
上传时间： 2013-10-13
上传用户：cherrytree6
遥控 机器人
上传时间： 2013-10-23
上传用户：lml1234lml
KUKA机器人基础培训
上传时间： 2013-11-09
上传用户：sun_pro12580
KUKA 机器人初级培训教材
上传时间： 2013-11-25
上传用户：xlcky
机器人插补算法
上传时间： 2013-11-09
上传用户：meiguiweishi
基于网络的机器人控制技术研究现状与发展
上传时间： 2013-10-17
上传用户：源弋弋
