本书将Linux内核的学习分为四个层次：全面了解，掌握基本功；兴趣导向，选择重点深度钻研；融入社区，参与开发做贡献；坚持，坚持，再坚持。总结起来，就是“全面了解抓基本，兴趣导向深钻研；融入社区做贡献，坚持坚持再坚持。”（如果您是一个修真小说爱好者，尽可以将其与炼气、筑基、结丹和元婴等层次相对应。）
上传时间： 2013-11-01
上传用户：ccxzzhm
概要2 个对称的600MHz 高性能Blackfin 内核328K Bytes 片内存储器每个 Blackfin 内核包括:2 个16 位MAC，2 个40 位ALU，4 个8 位视频ALU，以及1 个40 位移位器RISC 式寄存器和指令模型，编程简单，编译环境友好先进的调试、跟踪和性能监视内核电压 0.8V-1.2V，片内调压器可调兼容 3.3V 及2.5V I/O256 引脚Mini-BGA 和297 引脚PBGA 两种封装外设两个并行输入/输出外围接口单元，支持ITU-R 656 视频数据格式，可与ADI 的模拟前端ADC 无缝连接2 个双通道全双工同步串行接口，支持8 个立体声I2S 通道2 个16 通道DMA 控制器和1 个内部存储器DMA 控制器SPI 兼容端口12 个通用32-bit 定时/计数器，支持PWMSPI 兼容端口支持 IrDA 的UART2 个“看门狗”定时器48 个可编程标志引脚1x-63x 倍频的片内PLL
上传时间： 2013-11-06
上传用户：YUANQINHUI
介绍这一章介绍ARMTDMI-S 处理器包含以下小节 关于ARM7TDMI-S 处理器 ARM7TDMI-S 结构 ARM7TDMI-S 模块内核和功能框图 ARM7TDMI-S 指令集汇总 Rev 3a 和Rev 4 之间的差异1.1 关于ARM7TDMI-S 处理器ARM7TDMI-S 处理器是ARM 通用32 位微处理器家族的成员之一ARM 处理器具有优异的性能但功耗却很低使用门的数量也很少ARM 结构是基于精简指令集计算机(RISC)原理而设计的指令集和相关的译码机制比复杂指令集计算机要简单得多这样的简化实现了 高的指令吞吐量 出色的实时中断响应 小的高性价比的处理器宏单元
标签： arm7tdmi
上传时间： 2014-12-30
上传用户：xiaowei314
四旋翼直升机具有4个呈交叉结构排列的螺旋桨，其独特的构型能够满足复杂环境中的任务需求。文中设计了一种四旋翼直升机飞行控制系统软硬件方案，通过传感器实时采集四旋翼的姿态、高度、位置等信息，采用PID算法设计飞行控制律，以ARM Cortex-M3内核高性能单片机作为主控制器。最后采用CVI开发的地面站软件实现在线数据采集与调参，并通过实际飞行验证了本方案的可行性与稳定性。
上传时间： 2013-11-04
上传用户：cherrytree6
高通骁龙各代处理器解析
上传时间： 2013-11-16
上传用户：zaizaibang
嵌入式ARM9系列处理器支持U-Boot从Nor FLASH或者Nand FLASH启动，也支持U-Boot直接下载到内存中调试运行，根据U-Boot在不同启动设备上的差异，添加Nand FLASH读写驱动和判别启动位置程序，使U-Boot支持自动识别启动。在基于S3C2440的硬件平台上验证通过，并正确引导了Linux内核。
上传时间： 2013-10-16
上传用户：yanming8525826
arm1176jzfs内核参考
上传时间： 2013-10-18
上传用户：windwolf2000
中央处理器（Central Processing Unit）的缩写，即CPU，CPU是电脑中的核心配件，只有火柴盒那么大，几十张纸那么厚，但它却是一台计算机的运算核心和控制核心。电脑中所有操作都由CPU负责读取指令，对指令译码并执行指令的核心部件。 中央处理器（Central Processing Unit，CPU），是电子计算机的主要设备之一。其功能主要是解释计算机指令以及处理计算机软件中的数据。所谓的计算机的可编程性主要是指对CPU的编程。 CPU CPU是计算机中的核心配件，只有火柴盒那么大，几十张纸那么厚，但它却是一台计算机的运算核心和控制核心。计算机中所有操作都由CPU负责读取指令，对指令译码并执行指令的核心部件。 CPU、内部存储器和输入/输出设备是电子计算机的三大核心部件。
标签： 处理器
上传时间： 2013-10-24
上传用户：kang1923
通过以太网远程配置Nios II 处理器 应用笔记 Firmware in embedded hardware systems is frequently updated over the Ethernet. For embedded systems that comprise a discrete microprocessor and the devices it controls, the firmware is the software image run by the microprocessor. When the embedded system includes an FPGA, firmware updates include updates of the hardware image on the FPGA. If the FPGA includes a Nios® II soft processor, you can upgrade both the Nios II processor—as part of the FPGA image—and the software that the Nios II processor runs, in a single remote configuration session.
上传时间： 2013-11-22
上传用户：chaisz
怎样使用Nios II处理器来构建多处理器系统 Chapter 1. Creating Multiprocessor Nios II Systems Introduction to Nios II Multiprocessor Systems . . . . . . . . . . . . . . 1–1 Benefits of Hierarchical Multiprocessor Systems . . . . . . . . . . . . . . . 1–2 Nios II Multiprocessor Systems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–2 Multiprocessor Tutorial Prerequisites . . . . . . . . . . . . . . . . . . . . . . . 1–3 Hardware Designs for Peripheral Sharing . . . . . . . . . . . .. . . . . . . . 1–3 Autonomous Multiprocessors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–3 Multiprocessors that Share Peripherals . . . . . . . . . . . . . . . . . . . . . . 1–4 Sharing Peripherals in a Multiprocessor System . . . . . . . . . . . . . . . . . 1–4 Sharing Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–6 The Hardware Mutex Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–7 Sharing Peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . 1–8 Overlapping Address Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–8 Software Design Considerations for Multiple Processors . . .. . . . . 1–9 Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–9 Boot Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. 1–13 Debugging Nios II Multiprocessor Designs . . . . . . . . . . . . . . . . 1–15 Design Example: The Dining Philosophers’ Problem . . . . .. . . 1–15 Hardware and Software Requirements . . . . . . . . . . . . . . . .. . . 1–16 Installation Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–17 Creating the Hardware System . . . . . . . . . . . . . . .. . . . . . 1–17 Getting Started with the multiprocessor_tutorial_start Design Example 1–17 Viewing a Philosopher System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–18 Philosopher System Pipeline Bridges . . . . . . . . . . . . . . . . . . . . . 1–19 Adding Philosopher Subsystems . . . . . . . . . . . . . . . . . . . . . . . . . . 1–21 Connecting the Philosopher Subsystems . . . . . . . . . . . . .. . . . . 1–22 Viewing the Complete System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–27 Generating and Compiling the System . . . . . . . . . . . . . . . . . .. 1–28
上传时间： 2013-11-21
上传用户：lo25643
