虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

基于fpga的超声波测距系统

  • 基于FPGA的图像处理加速研究

    随着微电子技术的高速发展,实时图像处理在多媒体、图像通信等领域有着越来越广泛的应用。FPGA就是硬件处理实时图像数据的理想选择,基于FPGA的图像处理专用系统的研究将成为信息产业的新热点。 本文详细介绍了一种实时监控图像处理系统的设计方案,实现了具有前端视频采集系统、图像预处理功能系统、图像显示系统。该系统采用Altera公司的FPGA芯片作为中央处理器,由视频采集模块、异步FIFO模块、视频解码模块、I

    标签: FPGA 图像处理

    上传时间: 2013-06-20

    上传用户:wc412467303

  • 基于FPGA的旋转变压器解码算法

    由于旋转变压器的高精度高可靠性等特点,广泛的应用于如航空、航天、船舶、兵器、雷达、通讯等领域。旋转变压器输出模拟量交流信号,经过数字处理转换为数字角度信号才能进入计算机或其他控制系统,而这种数字处理比较复杂,采用专用的旋转变压器解码芯片想达到理想的精度通常需要较高的成本,限制了它在其他领域的应用。传统的角测量系统面临的问题有:体积、重量、功耗偏大,调试、误差补偿试验复杂,费用较高。 现场可编程门阵列(FPGA)是近年来迅速发展起来的新型可编程器件。随着它的不断应用和发展,也使电子设计的规模和集成度不断提高。同时也带来了电子系统设计方法和设计思想的不断推陈出新。 本文的目的是研究利用FPGA实现旋转变压器的硬件解码算法,设计基于FPGA的旋转变压器解码系统。 在本文所设计的系统中,通过FPGA芯片产生旋转变压器的激励信号,再控制A/D转换器对旋转变压器的模拟信号的数据进行采样和转换,并对转换完的数据进行滤波处理,使用基于CORDIC算法流水线结构设计的反正切函数模块解算出偏转角θ,最后通过串行口将解算的偏差角数据输出。本文还分析了该系统误差产生的原因和提高系统精度的方法。 实验结果表明,本文所设计的旋转变压器解码器的硬件组成和软件实现基本能够较精确的完成上述的信号转换和数据运算。

    标签: FPGA 旋转变压器 解码 算法

    上传时间: 2013-05-23

    上传用户:gdgzhym

  • 基于FPGA的软件无线电通信平台

    软件无线电技术作为一种新的通信技术,其基本思想是构造一个通用硬件平台,使宽带A/D,D/A尽量靠近天线,在数字域完成信号处理,通过选用不同软件模块即可实现不同的通信功能,这样大大缩短了电台的研发周期。该技术在通信(尤其是在移动通信)领域有着迫切的需求和广阔的应用前景。 本文阐述了软件无线电的基础理论,对信号采样理论、多速率信号处理技术、高效数字滤波器、数字正交变换理论进行了分析和研究。从目前器件发展水平和实验研究条件出发,设计了一个基于FPGA的软件无线电通信平台。设计采用了中频数字化处理的硬件平台结构,选用Altera Cyclone系列FPGA作为信号处理和总体控制配置的核心,并结合专用通信芯片,数字上变频器AD9856和数字下变频器AD6654来实现该平台。采用VHDL和Verilog HDL语言对时分复用模块、信道编解码模块、调制解调模块等进行了模块化设计,并对电路板设计过程中系统的配置和控制、无源滤波器设计、阻抗匹配电路设计等问题进行了详细的讨论,最后对印制电路板进行测试和调试,获得了预期的效果。 本文给出的设计方案,大大简化了数字通信系统的硬件设备,具有较强的通用性和灵活性,通过修改系统参数和配置程序,即可适应不同的通信模式和信道状况,充分体现了软件无线电的优势。该平台不仅仅能应用在通信设备上,在许多系统验证平台、测试设备中均可应用,颇具实用价值。

    标签: FPGA 软件无线电 通信平台

    上传时间: 2013-07-21

    上传用户:浅言微笑

  • 基于FPGA的直扩调制解调器

    扩频通信系统与常规的通信系统相比,具有很强的抗窄带干扰,抗多径干扰,抗人为干扰的能力,并具有信息隐蔽、多址保密通信等优点。在近年来得到了迅速的发展。本论文主要讨论和实现了基于FPGA的直接序列扩频信号的解扩解调处理。论文对该直扩通信系统和FPGA设计方法进行了相关研究,最后用Altera公司的最新的FPGA开发平台Quarus Ⅱ5.0实现了相关设计。 整个系统分为两个部分,发送部分和接收部分。发送部分主要有串并转换、差分卷积编码、PN码扩频、QPSK调制、成型滤波等模块。接收部分主要有前端抗干扰、数字下变频、解扩解调等模块。 论文首先介绍了扩频通信系统的特点以及相关技术的国内外发展现状,并介绍了本论文的研究思路和内容。 然后,论文分析了几种常用的窄带干扰抑制、载波同步及PN码同步算法,结合实际需要,设计了一种零中频DSSS解调解扩方案。给出了抗窄带干扰、PN码捕获及跟踪以及载波同步的算法分析,采用了基于数字外差调制的自适应陷波器来进行前端窄带干扰抑制处理,用基于自适应门限技术的滑动相关捕获和分时复用单相关器跟踪来改善PN码同步的性能,用基于硬判决的COSTAS(科斯塔斯)环来减少载波提取的算法复杂度,用改进型CORDIC算法实现NCO来方便的进行扩展。 接着,论文给出了系统总体设计和发送及接受子系统的各个功能模块的实现分析以及在Quartus Ⅱ5.0上的实现细节,给出了仿真结果。 然后论文介绍了整个系统的硬件电路设计和它在真实系统中连机调试所得到的测试结果,结果表明该系统具有性能稳定,灵活性好,生产调试容易,体积小,便于升级等特点并且达到课题各项指标的要求。 最后是对论文工作的一些总结和对今后工作的展望。

    标签: FPGA 调制解调器

    上传时间: 2013-07-04

    上传用户:yd19890720

  • 基于FPGA嵌入式指纹识别系统研究

    随着科学技术的发展,指纹识别技术被广泛应用到各种不同的领域。对于一般的指纹识别系统,其设计要求具有很高的实时性和易用性,因此识别算法应该具有较低的复杂度,较快的运算速度,从而满足实时性的要求。所以有必要根据不同的识别算法采用不同的实现平台,使得指纹识别系统具有较高的可靠性、实时性、有效性等性能要求。 SOPC片上可编程系统和嵌入式系统是当前电子设计领域中最热门的概念。NiosⅡ是Altera.公司开发的一种采用流水线技术、单指令流的RISC嵌入式处理器软核,可以将它嵌入到FPGA内部,与用户自定义逻辑组建成一个基于FPGA的片上专用系统。 本文在综合考虑各种应用情况的基础上,以网络技术、数据库技术、指纹识别技术和嵌入式系统技术为理论基础,提出了一种有效可行的系统架构方案。对指纹识别技术中各个环节的算法和原理进行了深入研究,合理的改进了部分指纹识别算法;同时为了提高系统的实时性,采用NiosⅡ嵌入式处理器和FPGA硬件模块实现指纹图像处理主要算法。论文主要包括以下几个方面: 1、对指纹图像预处理、特征提取和特征匹配算法原理进行阐述,同时改进了指纹图像的细化算法,提高了算法的性能,并设计了一套实用的指纹特征数据结构; 2、针对指纹图像预处理模块,包括图像的归一化、频率提取、方向提取以及方向滤波,采用基于FPGA的硬件电路的方式实现。实验结果表明,在保证系统误识率较低、可靠性高的基础上,大大提高了系统的执行速度; 3、改变了传统的单枚指纹识别方法,提出采用多枚指纹唯一标识身份,大大降低了识别系统的误识率; 4、改进了传统的基于三角形匹配中获取基准点的方法,同时结合可变界限盒思想进行指纹特征匹配。 5、结合COM+技术、数据库技术和网络技术,开发了后台指纹特征匹配服务系统,实现了嵌入式指纹识别系统同数据库的实时信息交换。 实验结果表明,本文所提出的系统构架方案有效可行,基于FPGA的自动指纹识别系统在速度、功耗、扩展性等方面具有独特的优势,拥有广阔的发展前景。

    标签: FPGA 嵌入式 指纹识别 系统研究

    上传时间: 2013-04-24

    上传用户:15528028198

  • 基于FPGA的边界扫描控制器的设计

    随着印制电路板功能的日益增强,结构日趋复杂,系统中各个功能单元之间的连线间距越来越细密,基于探针的电路系统测试方法已经很难满足现在的测试需要。边界扫描测试(BST)技术通过将边界扫描寄存器单元安插在集成电路内部的每个引脚上,相当于设置了施加激励和观测响应的内建虚拟探头,通过该技术可以大大的提高数字系统的可观测性和可控性,降低测试难度。针对这种测试需求,本文给出了基于FPGA的边界扫描控制器设计方法。    完整的边界扫描测试系统主要由测试控制部分和目标器件构成,其中测试控制部分由测试图形、数据的生成与分析及边界扫描控制器两部分构成。而边界扫描控制器是整个系统的核心,它主要实现JTAG协议的自动转换,产生符合IEEE标准的边界扫描测试总线信号,而边界扫描测试系统工作性能主要取决与边界扫描控制器的工作效率。因此,设计一个能够快速、准确的完成JTAG协议转换,并且具有通用性的边界扫描控制器是本文的主要研究工作。    本文首先从边界扫描技术的基本原理入手,分析边界扫描测试的物理基础、边界扫描的测试指令及与可测性设计相关的标准,提出了边界扫描控制器的总体设计方案。其次,采用模块化设计思想、VHDL语言描述来完成要实现的边界扫描控制器的硬件设计。然后,利用自顶向下的验证方法,在对控制器内功能模块进行基于Testbench验证的基础上,利用嵌入式系统的设计思想,将所设计的边界扫描控制器集成到SOPC中,构成了基于SOPC的边界扫描测试系统。并且对SOPC系统进行软硬件协同仿真,实现对边界扫描控制器的功能验证后将其应用到实际的测试电路当中。最后,在基于SignalTapⅡ硬件调试的基础上,软硬件结合对整个系统可行性进行了测试。从测试结果看,达到了预期的设计目标,该边界扫描控制器的设计方案是正确可行的。    本文设计的边界扫描控制器具有自主知识产权,可以与其他处理器结合构成完整的边界扫描测试系统,并且为SOPC系统提供了一个很有实用价值的组件,具有很明显的现实意义。

    标签: FPGA 边界扫描 控制器

    上传时间: 2013-07-20

    上传用户:hewenzhi

  • 基于FPGA的遗传算法的硬件实现

    遗传算法是一种基于自然选择原理的优化算法,在很多领域有着广泛的应用。但是,遗传算法使用计算机软件实现时,会随着问题复杂度和求解精度要求的提高,产生很大的计算延时,这种计算的延时限制了遗传算法在很多实时性要求较高场合的应用。为了提升运行速度,可以使用FPGA作为硬件平台,设计数字系统完成遗传算法。和软件实现相比,硬件实现尽管在实时性和并行性方面具有很大优势,但同时会导致系统的灵活性不足、通用性不强。本文针对上述矛盾,使用基于功能的模块化思想,将基于FPGA的遗传算法硬件平台划分成两类模块:系统功能模块和算子功能模块。针对不同问题,可以在保持系统功能模块不变的前提下,选择不同的遗传算子功能模块完成所需要的优化运算。本文基于Xilinx公司的Virtex5系列FPGA平台,使用VerilogHDL语言实现了伪随机数发生模块、随机数接口模块、存储器接口/控制模块和系统控制模块等系统功能模块,以及基本位交叉算子模块、PMX交叉算子模块、基本位变异算子模块、交换变异算子模块和逆转变异算子模块等遗传算法功能模块,构建了系统功能构架和遗传算子库。该设计方法不仅使遗传算法平台在解决问题时具有更高的灵活性和通用性,而且维持了系统架构的稳定。本文设计了多峰值、不连续、不可导函数的极值问题和16座城市的旅行商问题 (TSP)对遗传算法硬件平台进行了测试。根据测试结果,该硬件平台表现良好,所求取的最优解误差均在1%以内。相对于软件实现,该系统在求解一些复杂问题时,速度可以提高2个数量级。最后,本文使用FPGA实现了粗粒度并行遗传算法模型,并用于 TSP问题的求解。将硬件平台的运行速度在上述基础上提高了近1倍,取得了显著的效果。关键词:遗传算法,硬件实现,并行设计,FPGA,TSP

    标签: FPGA 算法 硬件实现

    上传时间: 2013-06-15

    上传用户:hakim

  • 基于FPGA的ADC并行测试方法研究

    高性能ADC产品的出现,给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化,减少了单个ADC的平均测试时间,从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上,总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法,并对2个ADC在不同样本数条件下进行并行测试。    本研究通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统,完成了音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent33220A任意信号发生器提供模拟激励信号,共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道,并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块,并行地实现了ADC参数的评估算法。在样本数分别为128和4096的实验条件下,对WM8731L片内2个被测.ADC并行地进行参数评估,被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明,通过在FPGA内配置2个独立的参数计算模块,可并行地实现对2个相同ADC的参数评估,减小单个ADC的平均测试时间。FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制,就可实现多个被测ADC在同一时刻并行地被评估,配置灵活。基于FPGA的ADC并行测试方法易于实现,具有可行性,但由于噪声的影响,测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。

    标签: FPGA ADC 并行测试 方法研究

    上传时间: 2013-06-07

    上传用户:gps6888

  • 基于FPGA的面阵CCD驱动传输电路设计

    图像处理技术应用越来越广泛,特别是工业检测领域。然而,图像处理技术应用的基础是图像的获取,为了更加灵活地设计各种应用产品,本课题研究基于FPGA的面阵 CCD驱动传输电路设计,利用该电路能够获取高质量、高分辨率的图像,为后续的图像处理技术应用打下基础。本文首先介绍了研究意义、CCD图像传感器的发展以及FPGA的产生与发展,接着提出了面阵CCD成像系统总体设计方案,然后针对关键电路的设计进行详尽的分析和说明,这些电路包括时序发生电路、存储器控制电路、USB接口电路以及电源调理电路。其中时序发生电路主要用于产生CCD正常工作所需的各种时序信号以及A/D变换芯片AD9824 所需的工作时序,这些时序都是由FPGA产生的,文中给出了FPGA逻辑设计的基本过程以及仿真波形。本系统采用SDRAM缓存图像信号,为了完成SDRAM的写入、读出以及定时刷新,利用FPGA生成存储器控制电路。系统采用USB接口与计算机通信,因此FPGA 中设计了相应逻辑电路与CY7C68013A USB接口芯片实现信号握手及数据通信,进而与 PC机通信。为了保证各个芯片正常工作,设计电源调理电路实现将输入5V电源转换成多种电压向各个芯片供电。经过初步调试,并根据仿真结果判断驱动传输电路基本达到设计要求。关键词:FPGA,CCD,A/D变换,SDRAM,USB,驱动时序

    标签: FPGA CCD 面阵 传输

    上传时间: 2013-04-24

    上传用户:prczsf

  • 基于FPGA的波束成型

    波束成型,基于FPGA的波束成型,包括两个文件,一个滤波器,一个xilinx仿真

    标签: FPGA 波束

    上传时间: 2013-08-05

    上传用户:joheace