基于FPGA的8051SOC设计
上传时间： 2013-04-15
上传用户：eeworm
专辑类----单片机专辑 基于FPGA的8051SOC设计-76页-4.3M.rar
上传时间： 2013-07-23
上传用户：zjf3110
专辑类-单片机专辑-258册-4.20G 基于FPGA的8051SOC设计-76页-4.3M.pdf
上传时间： 2013-06-06
上传用户：liu_yuankang
基于FPGA的三相正弦信号发生器设计.rar
上传时间： 2013-06-15
上传用户：zq70996813
本文论述了基于ST7FMC的电动摩托车控制系统的研究。 近年来,由于燃油交通工具尾气排放对城市空气造成的严重污染，以及人们生活水平、环保意识的逐渐提高，绿色交通工具己成为时代发展的重要课题。考虑到我国目前的国情，发展电动车具有重要的环保意义。 随着电机技术及功率器件性能的不断提高,电动车的控制器发展迅速。但是目前市场上大多数的电动车产品均采用低集成度元件控制装置，功能过于简单，不能充分发挥系统潜力及处理一些特殊的控制问题。 提出了基于意法半导体芯片ST7FMC的永磁无刷直流电动机的控制系统设计方案，进行了低成本、高智能的无刷直流电机控制系统设计，能满足更多应用场合的需要。主要从以下几个方面进行了分析与研究: 首先，建立无刷直流电机的数学模型，并分析其电机运行特性。 其次，根据ST专用单片机的特点详细设计了系统的控制策略：将调速系统设计为电流、速度双闭环的PI算法控制，以保证调速性能和电流控制精度；采用ST芯片固有的寄存器进行速度的检测，比较精确；将相电流检测设计成母线电流PWM On中点检测；采用了高性能的驱动集成电路IR2136来驱动MOSFET组成的全桥逆变电路；驱动方式采用新型的凸形波驱动控制方法。 最后，组装了试验样车，通过实验室观测及实地运行，验证了系统运行的可靠性。 由此得出结论：本课题设计的基于ST7FMC的电动摩托车控制系统具有运行性能良好、可靠性高的特点，为后续的研究工作提供了一定的基础。
上传时间： 2013-05-17
上传用户：电子世界
基于ARM的数字图像采集系统的硕士论文 ARM-PowerPC-ColdFire-MIPS
上传时间： 2013-07-24
上传用户：lishuoshi1996
国内外目前的线束检测系统也有了一些应用，但要么功能单一，过于简单，要么价格昂贵，无法广泛应用。因此开发高性能的汽车线束检测系统对我国汽车行业有着重大的意义，可以提高汽车安全性的同时带来更好的经济效益。本文对基于LabVIEW的汽车线束检测系统的设计进行了研究。主要内容如下： ⑴阐述了当前国内外线束检测系统的现状和特点，在此基础上提出了一种基于LabVIEW的汽车线束检测系统整体架构。该方案采用计算机作为上位机系统，使用LabVIEW进行上位机软件设计，利用数据库技术对海量数据进行处理，使用虚拟仪器技术进行数据采集，使用功能强大的AVR ATMega64单片机作为下位机硬件核心，利用PCI总线实现上下位机的通信。 ⑵对研究的内容进行了详细的说明。首先介绍了系统设计中涉及到的理论基础，包括虚拟仪器，数据采集等；介绍了系统总体架构，对主要组成进行了阐述，同时分析了硬件和软件总体设计。 ⑶介绍了系统的硬件电路设计，主要介绍了数据采集卡上的总线通信电路、存储电路、单片机及其外围电路、缓冲驱动电路、数模转换及比较电路和导通检测卡上的检测电路、附加电路。 ⑷介绍了系统的上位机软件设计。首先进行了软件的需求分析，然后对系统主界面、选择线束、编辑模块库、编辑测试台、编辑线束、功能设置等软件主要界面进行介绍，主要介绍了各界面的功能，对某些重点功能的实现也进行了详细讲解；对于测试等功能进行了说明，给出了程序设计的具体流程；同时也介绍了LabVIEW软件程序生成可执行文件和安装文件的具体步骤。 ⑸本线束检测系统功能强大，最多能够支持到8192个线束点，能够完成线束的断路、短路、误配、二极管检测和气密测试；附加的模块库导入导出，自学习导入和Excel导入等功能，减小了用户的工作量；采用数据库技术对数据进行存储，也方便了用户的查找和对数据的移植。
上传时间： 2013-04-24
上传用户：天大地大
基于FPGA的数字视频信号发生器的设计与实现
上传时间： 2013-04-24
上传用户：sclyutian
现代数字信号处理对实时性提出了很高的要求，当最快的数字信号处理器(DSP)仍无法达到速度要求时，唯一的选择是增加处理器的数目，或采用客户定制的门阵列产品。随着可编程逻辑器件技术的发展，具有强大并行处理能力的现场可编程门阵列(FPGA)在成本、性能、体积等方面都显示出了优势。本文以此为背景，研究了基于FPGA的快速傅立叶变换、数字滤波、相关运算等数字信号处理算法的高效实现。 首先，针对图像声纳实时性的要求和FPGA片内资源的限制，设计了级联和并行递归两种结构的FFT处理器。文中详细讨论了利用流水线技术和并行处理技术提高FFT处理器运算速度的方法，并针对蝶形运算的特点提出了一些优化和改进措施。 其次，分析了具有相同结构的数字滤波和相关运算的特点，采用了有乘法器和无乘法器两种结构实现乘累加(MAC)运算。无乘法器结构采用分布式算法(DA)，将乘法运算转化为FPGA易于实现的查表和移位累加操作，显著提高了运算效率。此外，还对相关运算的时域多MAC方法及频域FFT方法进行了研究。 最后，完成了图像声纳预处理模块。在一片EP2S60上实现了对160路信号的接收、滤波、正交变换以及发送等处理。实验表明，本论文所有算法均达到了设计要求。
上传时间： 2013-06-09
上传用户：zgu489
本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。 其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算；另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。 论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明：本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。
上传时间： 2013-05-24
上传用户：qiaoyue
