文中提出了一种基于FPGA的八通道超声探伤系统设计方案。该系统利用低功耗可变增益运放和八通道ADC构成高集成度的前端放大和数据采集模块；采用FPGA和ARM作为数字信号处理的核心和人机交互的通道。为了满足探伤系统实时、高速的要求，我们采用了硬件报警，缺陷回波峰值包络存储等关键技术。此外，该系统在小型化和数字化方面有显著提高，为便携式多通道超声检测系统设计奠定基础
上传时间： 2013-10-13
上传用户：1421706030
在激光测距系统中，微弱回波信号的检测处理一直是一个难题。本文主要讨论了激光测距接收系统的实现方法，这种测距方法既适用于短距离的测量又适用于长距离的测量。首先介绍了脉冲式激光测距的原理，在此原理的基础上，结合FPGA的高速信号处理能力，设计了高精度激光测距接收系统，并设计了回波信号接收与计数电路模块。
上传时间： 2015-01-01
上传用户：非衣2016
现代数字信号处理从视频扩展到了中频甚至射频,针对要求信号处理的处理速度越来越高、传输速率越来越快等特点,给出了一款使用高性能FPGA、DAC以及经先进的PCB设计工具设计、仿真的高速信号处理模块,实现了对高速信号的实时接收和处理。关键词:数字信号处理; 高速电路; FPGA;设计与仿真
上传时间： 2013-10-09
上传用户：baiom
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-10-13
上传用户：lml1234lml
采用dsPIC30F6010A高性能数字信号控制器，提出并实现了一种新型的集成CAN总线接口的步进电机驱动装置。根据dsPIC30F6010A芯片外设模块的参数特点，设计了PWM驱动电路、电机相电流测量电路和CAN总线收发器电路，开发了基于C语言的模块化应用程序。实际测试表明，该集成CAN总线的步进电机驱动装置可以直接接入CAN总线网络，实现了对电机运行参数和运行状态的远程控制功能。
上传时间： 2013-11-22
上传用户：giraffe
论文以Altera公司的Cyclone II系列EP2CSQ208为核心芯片，构建基于FPGA的SOPC嵌入式硬件平台，并以此平台为基础深入研究SOPC嵌入式系统的硬件设计和软件开发方法，详细测试和验证系统存储模块和外围模块。同时以嵌入式处理器IP核NioslI为核心，设计出基于NioslI的视觉控制软件。在应用中引入pc／os．II实时操作系统，介绍了实时操作系统I_tc／OS．II的相关概念和移植方法，设计了相关底层软件及轨迹图像识别算法，将具体应用程序划分成多个任务，最终实现了视觉图像的实时处理及小车的实时控制。 在本设计中，图像采集部分利用SAA7111A视频解码芯片完成视频信号的采集，利用FPGA完成复杂高速的逻辑控制及时序设计，将采集的数字视频信号存储在外扩存储器SRAM中，以供后续图像处理。 在构建NioslI CPU时，自定制了SRAM控制器、irda红外接口、OC i2c接口、PWM接口和VGA显示接口等相关外设组件，提供了必要的人机及控制接口，方便系统的控制及调试。
上传时间： 2013-11-13
上传用户：chenhr
计算机对信号进行分析和处理依赖于数据的采集，而现有的数据采集卡成本高，接口复杂，不易扩展。采用USB控制器和FPGA为核心设计系统的硬件平台，再结合LabVIEW设计用户应用程序、NI-VISA开发USB驱动程序，最终实现高速数据采集系统的设计。实验结果表明，系统集成度高，结构灵活便于扩展，达到了30Mbit/s的可靠数据传输速度。
上传时间： 2013-10-23
上传用户：jixingjie
用FPGA模拟VGA时序、模拟PS/2总线的键盘接口VHDL源代码，基于Xilinx spartan3
上传时间： 2013-12-12
上传用户：3到15
2006altera大赛－基于软核Nios的宽谱正弦信号发生器设计：摘要：本设计运用了基于 Nios II 嵌入式处理器的 SOPC 技术。系统以 ALTERA公司的 Cyclone 系列 FPGA 为数字平台，将微处理器、总线、数字频率合成器、存储器和 I/O 接口等硬件设备集中在一片 FPGA 上，利用直接数字频率合成技术、数字调制技术实现所要求波形的产生，用 FPGA 中的 ROM 储存 DDS 所需的波形表，充分利用片上资源，提高了系统的精确度、稳定性和抗干扰性能。使用新的数字信号处理（DSP）技术，通过在 Nios 中软件编程解决 不同的调制方式的实现和选择。系统频率实现 1Hz～20MHz 可调，步进达到了1Hz；完成了调幅、调频、二进制 PSK、二进制 ASK、二进制 FSK 调制和扫频输出的功能。
标签： Nios Cyclone altera ALTERA
上传时间： 2015-09-02
上传用户：coeus
基于Log_MAP 算法, 提出了一种TURBO 码DSP 实现方案。利用内联函数、循环展开, 软件流水线技术对算法进行了优 化, 在TMS320C6416 芯片上实现了36Mbps 的编码速率及1.6Mbps 译码速率(5 次迭代)。该方案可以灵活设置码率、帧长、迭 代次数等关键参数, 适用于不同要求的高速通信系统
上传时间： 2014-11-30
上传用户：WMC_geophy
