本系统由服务器软件控制平台和fpga硬件处理系统组成，其中fpga硬件处理系统是整个系统的核心部分。系统管理员通过服务器的软件控制平台可以对fpga硬件处理系统进行即时的配置，fpga硬件处理系统按照系统管理员的配置进行工作，并会在检测到异常情况或者检测到用户敏感的流量或者数据包的时候通知服务器，服务器会向管理员发送通知。管理员可以在服务器软件平台上做进一步的分析处理。
上传时间： 2013-08-07
上传用户：molo
关于cpld和fpga变成的资料很有用，适合各个层次的开发者。\r\n
上传时间： 2013-08-08
上传用户：1234567890qqq
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构，使得系统具有良好的可扩充性。
上传时间： 2013-08-08
上传用户：13817753084
基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管理与
上传时间： 2013-08-08
上传用户：PresidentHuang
几个关于CPLD和CAN总线的资料，和大家共享
上传时间： 2013-08-08
上传用户：hz07104032
ARM和FPGA通信的接口程序，可以让ARM给FPGA发送参数
上传时间： 2013-08-08
上传用户：litianchu
基于FPGA和PLL的函数信号发生器时钟部分的实现
上传时间： 2013-08-08
上传用户：xzt
主要实现FPGA和总线模式下的通信可以实现8051对FPGA的读写操作
上传时间： 2013-08-09
上传用户：chendawei
一个基于51系列单片机和CPLD结合完成的项目
上传时间： 2013-08-09
上传用户：小儒尼尼奥
VHDL 基于FPGA 和VGA 接口的应用设计
上传时间： 2013-08-09
上传用户：15071087253
