虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

后端设计

  • 基于FPGA的软件无线电DDC设计

    软件无线电DDC(数字下变频)系统作为前端ADC与后端通用DSP器件之间的桥梁,通过降低数据流的速率,把低速数据送给后端通用DSP器件进行处理,其性能的优劣将对整个软件无线电系统的稳定性产生直接影响。采用专用DDC芯片完成数字下变频,虽然具有抽取比大、性能稳定等优点,但价格昂贵,灵活性不强,不能充分体现软件无线电的优势。FPGA工艺发展迅速,处理能力大大增强,相对于ASIC、DSP来说具有吞吐量高、开发周期短、可实现在线重构等诸多优势。正因为这些优点,使得FPGA在软件无线电的研究和开发中起着越来越重要的作用。 本次设计的目标是在一块FPGA芯片上实现单通道数字下变频系统。现阶段主要对软件无线电数字下变频器的FPGA实现方法进行了研究分析,重点完成了其主要模块的设计和仿真以及初步的系统级验证。 论文首先对软件无线电数字下变频的国内外现状进行了分析,然后对FPGA实现数字下变频设计的优势作了阐述。在对软件无线电理论基础、数字信号处理的相关知识深入研究的基础上重点研究软件无线电数字下变频技术。对数字下变频的NCO、混频、CIC、HB、FIR模块的实现方法进行深入研究,在:MATLAB中设定整体系统方案、完成模块划分和接口定义,并对部分模块建立数学模型并仿真、对模块的性能进行优化。从数字下变频的系统层次上考虑了各模块彼此问的性能制约,从而选择合理配置、优化系统结构以获得模块间的性能均衡和系统性能的最优化。最后通过使用编写'Verilog程序和调用部分lP Core相结合的方法完成数字下变频各个模块的设计并完成仿真和调试。结果表明设计的思想和结构是正确的,在下一步工作中主要完成系统的板级调试。

    标签: FPGA DDC 软件无线电

    上传时间: 2013-04-24

    上传用户:隐界最新

  • 高精度智能测时仪的设计

    区截装置测速法是现代靶场中弹丸测速的普遍方法,测时仪作为区截装置测速系统的主要组成部分,其性能直接影响弹丸测速的可靠性和精度。本文根据测时仪的发展现状,按照设计要求,设计了一种基于单片机和FPGA的高精度智能测时仪,系统工作稳定、操作方便、测时精度可达25ns。 本文详细给出了系统的设计方案。该方案提出了一种在后端用单片机处理干扰信号的新方法,简化了系统硬件电路的设计,提高了测时精度;提出了一种基于系统基准时间的测时方案,相对于传统的测时方法,该方案为分析试验过程提供了有效数据,进一步提高了系统工作的可靠性;给出了一种输入信息处理的有效方法,保证了系统工作的稳定性。 本文设计了系统FPGA逻辑电路,包括输入信号的整形滤波、输入信号的捕捉、时基模块、异步时钟域间数据传递、与单片机通信、单片机I/O总线扩展等;实现了系统单片机程序,包括单片机和。FPGA的数据交换、干扰信号排除和弹丸测速测频算法的实现、LCD液晶菜单的设计和打印机的控制、FLASH的读写、上电后对FPGA的配置、与上位机的通信等;分析了系统的误差因素,给出了系统的误差和相对误差的计算公式;通过实验室模拟测试以及靶场现场测试,结果表明系统工作可靠、精度满足设计要求、人机界面友好。

    标签: 高精度 仪的设计

    上传时间: 2013-07-25

    上传用户:pwcsoft

  • 32位嵌入式CPU中系统控制协处理器的设计与实现

    系统控制协处理器是MIPS体系结构CPU中必需的一个单元模块。它最主要的功能就是利用一系列特权寄存器记录当前CPU所处的状态,负责异常/中断处理,提供指令正常执行所需的环境。本文论述了一个实现MIPS 4Kc指令集CPU中系统控制协处理器的设计,包括对特权寄存器写操作的实现,精确异常处理机制和全定制后端物理设计。关键词:32位嵌入式CPU,系统控制协处理器,精确异常处理,流水线,全定制MIPS体系结构中的系统控制协处理器简称CP0,它提供指令正常执行所需的环境,进行异常/中断处理、高速缓存填充、虚实地址转换、操作模式转换等操作。单从硬件的角度而言,系统控制协处理器对指令集的作用就相当于操作系统对应用程序的作用一样。

    标签: CPU 嵌入式 协处理器 系统控制

    上传时间: 2014-11-22

    上传用户:daijun20803

  • 基于DSP+FPGA的磁铁电源控制器的设计

    介绍了一种基于DSP和FPGA的磁铁电源控制器的设计方案,阐述了该控制器硬件系统的组成,包括信号调理电路、中间数据处理部分、后端的驱动电路。同时给出了DSP和FPGA之间通过SPI接口通信的具体流程和输出PWM波形死区部分的控制流程。设计的磁铁电源控制器有很好的控制和运算能力,同时具有很好的灵活性和可靠性。

    标签: FPGA DSP 磁铁 电源控制器

    上传时间: 2014-01-27

    上传用户:suicoe

  • 基于FPGA的DDC设计及仿真

        在软件无线电数字接收机中,从AD前端采集过来的数字信号频率高达72 MHz,如此高的频率使得后端DSP不能直接完成相关的数字信号处理任务。因此合理的设计基于FPGA的DDC,以降低数字信号频率,方便后端DSP实时完成相关的数字信号处理任务就显得尤为重要。在很多数字信号处理系统中,数字信号频率是非常高的,而后端数字信号处理器件几乎不能满足系统的实时性要求,此时通过合理的设计DDC就可以解决上述问题。

    标签: FPGA DDC 仿真

    上传时间: 2014-12-28

    上传用户:432234

  • 基于DSP+FPGA的磁铁电源控制器的设计

    介绍了一种基于DSP和FPGA的磁铁电源控制器的设计方案,阐述了该控制器硬件系统的组成,包括信号调理电路、中间数据处理部分、后端的驱动电路。同时给出了DSP和FPGA之间通过SPI接口通信的具体流程和输出PWM波形死区部分的控制流程。设计的磁铁电源控制器有很好的控制和运算能力,同时具有很好的灵活性和可靠性。

    标签: FPGA DSP 磁铁 电源控制器

    上传时间: 2013-11-16

    上传用户:1051290259

  • 基于FPGA的DDC设计及仿真

        在软件无线电数字接收机中,从AD前端采集过来的数字信号频率高达72 MHz,如此高的频率使得后端DSP不能直接完成相关的数字信号处理任务。因此合理的设计基于FPGA的DDC,以降低数字信号频率,方便后端DSP实时完成相关的数字信号处理任务就显得尤为重要。在很多数字信号处理系统中,数字信号频率是非常高的,而后端数字信号处理器件几乎不能满足系统的实时性要求,此时通过合理的设计DDC就可以解决上述问题。

    标签: FPGA DDC 仿真

    上传时间: 2013-11-20

    上传用户:520

  • 本书内容提挈: ·通过基于组件的开发技术有效减少开发时间和成本 ·为可管理性、可靠性、灵活性和可移植性设计组件 ·使用最新的.NET技术调试应用程序 ·创建和定制可复用的Web Browser

    本书内容提挈: ·通过基于组件的开发技术有效减少开发时间和成本 ·为可管理性、可靠性、灵活性和可移植性设计组件 ·使用最新的.NET技术调试应用程序 ·创建和定制可复用的Web Browser组件 ·开发、测试和安装Web服务和Windows服务 ·通过身份验证和授权确保Web应用程序安全 ·创建ADO.NET体系结构的后端组件 ·实现和管理多线程组件 ·创建与COM互操作的组件

    标签: Browser NET Web 开发技术

    上传时间: 2017-03-19

    上传用户:zhengzg

  • 功放的设计

    功放的设计,电路设计行业。模拟版图,从前段到后端的方方面面

    标签:

    上传时间: 2013-12-20

    上传用户:yuchunhai1990

  • RW100型超声波雾化器的设计

    超声波的应用,从工业超声波雾化,到家用超声波加湿,到超声波雾化美容仪,再到医用超声波雾化治疗,应用越来越广泛。今天以我们的RW100型超声波雾化器为蓝本,谈一下如何设计一款超声波雾化器。针对家用、美容、医用超声波雾化的应用,我们设计了一个简单可靠又有特殊的电路。下面分别进行说明。针对实际应用,我们提供了两种超声波驱动电路。图1是驱动方案1,对是否有水的检测,采用电极的方式,电极直接与水接触,当有水的时候,驱动电路的后端功率驱动部分的电路才能正常工作。

    标签: rw100 超声波雾化器

    上传时间: 2022-05-08

    上传用户:jason_vip1