用于数据块容错编码校验的芯片的RS编码器设计
上传时间: 2016-07-11
上传用户:woshini123456
用于数据块容错编码校验的芯片的RS编码器设计的测试代码
上传时间: 2014-05-29
上传用户:lijinchuan
带有异步复位和同步时钟的十进制加法计数器
上传时间: 2014-12-02
上传用户:黄华强
基于北京革新公司出品的EDA实验工具箱的键盘扫描与同步显示程序。编译环境为quartusll.5.1版本。fpga芯片为EP18CQ240C6
上传时间: 2013-12-30
上传用户:lili123
Very good info. for RS-232 transmitter VHDL code .
标签: transmitter Very VHDL good
上传时间: 2016-07-14
上传用户:极客
Very good info. for RS-232 receive VHDL code .
上传时间: 2016-07-14
上传用户:米卡
Very good info. for RS-232 echo VHDL code .
上传时间: 2016-07-14
上传用户:zhangyi99104144
用VERILOG语言实现了J-K触发器,可综合可仿真通过
上传时间: 2014-01-25
上传用户:kelimu
Gardner 同步算法仿真。此m文件把Gardner算法的信号生成到发送,接收及同步一并给出。
上传时间: 2013-12-27
上传用户:hj_18
linux下的internet time 时间同步代码
上传时间: 2016-07-21
上传用户:lunshaomo