VC++动态链接库(dll)编程深入浅出及源码 非常好的一本书，深入浅出，还有随书源代码可以学习
上传时间： 2013-07-07
上传用户：busterman
TIM1_CC1触发双ADC作同步规则转换，DMA存储转换结果。 请使用\MDK-ARM(uV4)下的Keil工程文件，已调试通过。
上传时间： 2013-08-01
上传用户：zhliu007
多通道同步数据采集系统的典型模型,并针对医疗系统设计完成了基于ADC0809的多通道同步数据采集装\r\n置,采集综合运用了光耦隔离及抗干扰、自修复等技术,提高了系统的性价比。\r\n
上传时间： 2013-08-08
上传用户：busterman
使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据，\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。
上传时间： 2013-08-12
上传用户：ljt101007
一篇关于使用cordic实现动态配置以提高FPGA的整体性能的高效算法具体详解，很实用哦
上传时间： 2013-08-13
上传用户：a471778
FPGA异步时钟设计中的同步策略，需要
上传时间： 2013-08-23
上传用户：540750247
altera fpga 基于vhdl,实现vga的同步block.
上传时间： 2013-08-26
上传用户：hn891122
基于FPGA的新型数据位同步时钟提取(CDR)实现方法
上传时间： 2013-08-28
上传用户：huyahui
这是篇, 觉得甚是有用，大家共同学学。
上传时间： 2013-08-31
上传用户：ming52900
本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过硬件描述语言VERILOG在ISE中实现电路生成，采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。
上传时间： 2013-08-31
上传用户：pwcsoft
