虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

叠层<b>芯片封装</b>

  • VIP专区-单片机源代码精选合集系列(5)

    eeworm.com VIP专区 单片机源码系列 5资源包含以下内容:1. freescale k40/k60 flexbus 例程.rar2. freescale k40/k60 flexmem 例程.rar3. freescale k40/k60 freertos-lwip例程.rar4. freescale k40/k60 freertos-uip 例程.rar5. freescale k40/k60 gpio 例程.rar6. freescale k40/k60 cortex m4 lptmr 例程.rar7. freescale k40/k60 pdb-adc 例程.rar8. freescale k40/k60 cortex m4 rtc 例程.rar9. freescale k40/k60 cortex m4 library.rar10. nxp lpc23/24xx can keil例程.rar11. nxp lpc23/24xx common keil例程 通用文件.rar12. nxp lpc23/24xx spi keil例程.rar13. nxp lpc23/24xx wdt keil例程.rar14. nxp lpc177x/8x lcd keil&iar 例程.rar15. nxp lpc177x/8x ssp-dma keil&iar例程.rar16. STM32F4-Discovery ADC3-DMA keil&iar例程.rar17. STM32F4-Discovery ADC-Interleaved_DMAmode2 例程.rar18. STM32F4-Discovery DAC_SignalsGeneration.rar19. STM32F4-Discovery DMA-FLASH-RAM keil&iar例程.rar20. STM32F4-Discovery EXIT keil&iar例程.rar21. STM32F4-Discovery FLASH-Program keil&iar例程.rar22. STM32F4-Discovery FLASH-protected keil&iar例程.rar23. STM32F4-Discovery IO_Toggle keil&iar例程.rar24. STM32F4-Discovery IWDG keil&iar例程.rar25. STM32F4-Discovery MEMS keil&iar例程.rar26. STM32F4-Discovery PWR_Standby keil&iar例程.rar27. STM32F4-Discovery Systick keil&iar例程.rar28. STM32F4-Discovery TIM_PWM_Input keil&iar例程.rar29. STM32F4-Discovery TIM_PWM_output keil&iar例程.rar30. STM32F107串口,GPIO 测试程序.rar31. RFID-nRF24LE1程序实例.rar32. 使用CC1101无线模块进行多机通信.zip33. MSP430控制VS1003播放SD卡中的音乐.rar34. STM步进电机程序.zip35. 郭天祥十天学会单片机_随书光盘文件.rar36. 飞思卡尔单片机高效C语言编程(中文).pdf37. 手机电路原理及检修.pdf38. 单片机与三菱PLC串行通讯的实现.pdf39. 8位单片机的C语言优化技巧.zip40. 51单片机C语言编程入门.rar41. 最全的芯片封装方式(图文对照).rar42. 华为硬件工程师手册.rar43. keilC与汇编的相互调用.pdf44. AVR-GCC学习手记.pdf45. 汉字LED点阵显示16×16点阵(滚动显示).rar46. 电子密码锁.pdf47. 智能家用电热水器控制器.pdf48. 基于单片机控制的电子密码锁.pdf49. STC单片机相关知识.zip50. 40个经典单片机实验.zip51. PICC编程实例详解.zip52. 基于51系列单片机的红外遥控设计.rar53. 单片机串行接口技术研究.zip54. 电子钟完整版.rar55. 汉字点阵滚动指示牌源程序.rar56. LPC11C14 CAN 代码.rar57. 优龙LPC1788开发板资料.rar58. STM32 USB HID.zip59. 51单片机端MODBUSRTU协议.rar60. 51单片机实现MODBUS.rar61. 自制单片机MSP-FET430仿真器.pdf62. PICC编程基础.pdf63. dsPIC对于直流无刷BLDC应用笔记.pdf64. Hi-Tech_PICC_Workshop.pdf65. 蜂鸣器唱歌.rar66. 时钟DS1302(LCD).rar67. 彩屏控制.rar68. 单片机汇编与C语言对照.rar69. 单片机的C语言轻松入门.pdf70. 西门子PPI协议源码.rar71. 430 模拟IIC.docx72. 万能解码.doc73. 汽车防盗器源程序.rar74. C8051F340读写SD卡,带文件系统.rar75. 33个毕业设计方案——单片机类.zip76. 24c02读写程序.zip77. 基于STC89C52单片机电子琴设计.zip78. can通信源码.zip79. 51单片机简单频率计.zip80. CAN通信代码.rar81. STM32 CAN通信例程.zip82. 单总线多点温度测量系统(DS18B20).rar83. C51 程序练习.rar84. 51Modbus源码.zip85. STM32所有外设例子程序(需自己修改).rar86. 24l01无线模块的C51的发送程序.rar87. LCD1602+89C51+DS18B20数字温度计.rar88. STM32做的自平衡小车.rar89. LPCXpresso1768.zip90. stm32软件串口 io模拟串口.zip91. stm32UART4.rar92. 51单片机实现计算器功能.zip93. 430各模块例程包.rar94. 手操器.rar95. STM32工程模板.rar96. pic软件Modem.zip97. ewavr511b_full+Keygen.rar98. 数字选台收音机.rar99. 多功能时钟.rar100. 超高频RFID模块.pdf

    标签: MATLAB GUI 图形 界面编程

    上传时间: 2013-05-15

    上传用户:eeworm

  • VIP专区-PCB源码精选合集系列(11)

    VIP专区-PCB源码精选合集系列(11)资源包含以下内容:1. PADS导出Gerber文件.2. 2005 SP2 Release Highlight CN.3. 如何在Altium_Designer软件的PCB编辑器插入自己的LOGO.4. PRO/cabling 三维布线.5. PADS_教程-高级封装设计.6. Altium Designer Winter 09原理图及PCB设计简明教程.7. PCB接地设计.8. PCB元件封装的设计规范.9. Altium.Designer.6.0.中文手册.10. PCB封装库命名的细规则.11. PCB入门大全很棒的.12. PCB图设计技巧.13. 超强布线经验教程大全.14. PCB设计技巧问答.15. PADS LAYOUT入门教程.16. 多层板PCB设计教程完整版.17. 自制电路板制作PCB的过程.18. 改善EMC的PCB设计.19. PADS原理图与PCB设计学习计划.20. PCB制作步骤全过程.21. ORCAD PSPICE 16.5crack文件.22. PCB资料.23. Altium+Designer+winter+09电路设计案例教程.24. PADS经验分享.25. 印刷电路板相关问题解答.26. 手工制作PCB流程.27. Altium.Designer 9.0破解文件.28. PROTUS中元件英文缩写.29. 德州仪器的库文件.30. 浅谈原理图和PCB图的常见错误.31. 功放放大器原理图pcb自制符号和封装.32. PCB多层板设计建议及实例.33. PADS2007_ROUTER中文教程.34. PADS_LOGIC从零开始学习.35. LQFP封装制作.36. 芯片封装方式大全.37. 原创看图快速学PADS_LAYOUT_PCB拼板教程.38. pads提高高速设计流程.39. Altium designer summer 09 精典教材---绝佳.40. 元器件封装的含义.

    标签: 工程 测试 技术基础

    上传时间: 2013-05-19

    上传用户:eeworm

  • VIP专区-PCB源码精选合集系列(14)

    VIP专区-PCB源码精选合集系列(14)资源包含以下内容:1. protel 99se视频教程【完整版】04.2. Protel99se中如何批量修改元件的封装.3. protel 99se视频教程【完整版】03.4. BGA器件的PCB布线经验.5. protel 99se视频教程【完整版】01.6. 如何保护印刷电路板(PCB).7. PCB板基础知识.8. Protel99文件中导出数据流程.9. 芯片封装方式详解.10. PCB布线经验教程.11. PCB一款模拟电路软件.12. Protel_DXP常用快捷键(AD通用).13. protel教程.14. Altium_Designer教程交互式布线篇.15. Altium Designer 电路板设计.16. Protel99seMEX3.17. Altium_Designer详细使用教程.18. 开关电源PCB布局指南.19. Protel99SE与win7兼容问题的解决.20. protel99se高级总结知识.21. AD09 PCB设计.22. altium designer元件库大全.23. CAM350 汉化绝对好用的软件.24. Altium元件库大全 PCB.25. EDA技术基础PCB自动布线.26. pads9.3绿色版.27. Protel DXP常用封装库大全.28. 0805封装尺寸下载.29. 屏蔽夹厂家资料.30. protel99、DXP lib元件及封装库.31. protel99se知识.32. 表面贴装元器件封装说明.33. Allegro v16 基础课程训练参考教材.34. 最新电阻色环的识别教程 软件下载.35. 你想封装自己的元件库.36. 高速PCB设计须知.37. 如何用PROTEL99SE在PCB文件中加上汉字.38. Altium_Designer画元件封装.39. PCB抄板密技.40. Altium_Designer_Winter_09_教程_(PDF版).

    标签: 通信电子 线路

    上传时间: 2013-04-15

    上传用户:eeworm

  • 基于FPGA的磁盘阵列控制器的硬件设计与实现.rar

    随着存储技术的迅速发展,存储业务需求的不断增长,独立的磁盘冗余阵列可利用多个磁盘并行存取提高存储系统的性能。磁盘阵列技术采用硬件和软件两种方式实现,软件RAID(Redundant Array of Independent Disks)主要利用操作系统提供的软件实现磁盘冗余阵列功能,对系统资源利用率高,节省成本。硬件RAID将大部分RAID功能集成到一块硬件控制器中,系统资源占用率低,可移植性好。 分析了软件RAID的性能瓶颈,使用硬件直接完成部分计算提高软件RAID性能。针对RAID5采用FPGA(Field Programmable Gate Array)技术实现RAID控制器硬件设计,完成磁盘阵列启动、数据缓存(Cache)以及数据XOR校验等功能。基于硬件RAID的理论,提出一种基于Virtex-4的硬件RAID控制器的系统设计方案:独立微处理器和较大容量的内存;实现RAID级别迁移,在线容量扩展,在线数据热备份等高效、用户可定制的高级RAID功能;利用Virtex-4内置硬PowerPC完成RAID服务器部分配置和管理工作,运行Linux操作系统、RAID管理软件等。控制器既可以作为RAID控制卡在服务器上使用,也可作为一个独立的系统,成为磁盘阵列的调试平台。 随着集成电路的发展,芯片的体积越来越小,电路的布局布线密度越来越大,信号的工作频率也越来越高,高速电路的传输线效应和信号完整性问题越来越明显。RAID控制器属于高速电路的范畴,在印刷电路板(Printed Circuit Block, PCB)实现时分别从叠层设计、布局、电源完整性、阻抗匹配和串扰等方面考虑了信号完整性问题,并基于IBIS(I/O Buffer Information Specification)模型进行了信号完整性分析及仿真。

    标签: FPGA 磁盘阵列 控制器

    上传时间: 2013-04-24

    上传用户:jeffery

  • 可重构FPGA通讯纠错进化电路及其实现

    ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.

    标签: FPGA 可重构 通讯 纠错

    上传时间: 2013-07-01

    上传用户:myworkpost

  • CMOS模拟开关工作原理

    开关在电路中起接通信号或断开信号的作用。最常见的可控开关是继电器,当给驱动继电器的驱动电路加高电平或低电平时,继电器就吸合或释放,其触点接通或断开电路。CMOS模拟开关是一种可控开关,它不象继电器那样可以用在大电流、高电压场合,只适于处理幅度不超过其工作电压、电流较小的模拟或数字信号。 一、常用CMOS模拟开关引脚功能和工作原理  1.四双向模拟开关CD4066  CD4066 的引脚功能如图1所示。每个封装内部有4个独立的模拟开关,每个模拟开关有输入、输出、控制三个端子,其中输入端和输出端可互换。当控制端加高电平时,开关导通;当控制端加低电平时开关截止。模拟开关导通时,导通电阻为几十欧姆;模拟开关截止时,呈现很高的阻抗,可以看成为开路。模拟开关可传输数字信号和模拟信号,可传输的模拟信号的上限频率为40MHz。各开关间的串扰很小,典型值为-50dB。

    标签: CMOS 模拟开关 工作原理

    上传时间: 2013-10-27

    上传用户:bibirnovis

  • TLC2543 中文资料

    TLC2543是TI公司的12位串行模数转换器,使用开关电容逐次逼近技术完成A/D转换过程。由于是串行输入结构,能够节省51系列单片机I/O资源;且价格适中,分辨率较高,因此在仪器仪表中有较为广泛的应用。 TLC2543的特点 (1)12位分辩率A/D转换器; (2)在工作温度范围内10μs转换时间; (3)11个模拟输入通道; (4)3路内置自测试方式; (5)采样率为66kbps; (6)线性误差±1LSBmax; (7)有转换结束输出EOC; (8)具有单、双极性输出; (9)可编程的MSB或LSB前导; (10)可编程输出数据长度。 TLC2543的引脚排列及说明    TLC2543有两种封装形式:DB、DW或N封装以及FN封装,这两种封装的引脚排列如图1,引脚说明见表1 TLC2543电路图和程序欣赏 #include<reg52.h> #include<intrins.h> #define uchar unsigned char #define uint unsigned int sbit clock=P1^0; sbit d_in=P1^1; sbit d_out=P1^2; sbit _cs=P1^3; uchar a1,b1,c1,d1; float sum,sum1; double  sum_final1; double  sum_final; uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f}; uchar wei[]={0xf7,0xfb,0xfd,0xfe};  void delay(unsigned char b)   //50us {           unsigned char a;           for(;b>0;b--)                     for(a=22;a>0;a--); }  void display(uchar a,uchar b,uchar c,uchar d) {    P0=duan[a]|0x80;    P2=wei[0];    delay(5);    P2=0xff;    P0=duan[b];    P2=wei[1];    delay(5);   P2=0xff;   P0=duan[c];   P2=wei[2];   delay(5);   P2=0xff;   P0=duan[d];   P2=wei[3];   delay(5);   P2=0xff;   } uint read(uchar port) {   uchar  i,al=0,ah=0;   unsigned long ad;   clock=0;   _cs=0;   port<<=4;   for(i=0;i<4;i++)  {    d_in=port&0x80;    clock=1;    clock=0;    port<<=1;  }   d_in=0;   for(i=0;i<8;i++)  {    clock=1;    clock=0;  }   _cs=1;   delay(5);   _cs=0;   for(i=0;i<4;i++)  {    clock=1;    ah<<=1;    if(d_out)ah|=0x01;    clock=0; }   for(i=0;i<8;i++)  {    clock=1;    al<<=1;    if(d_out) al|=0x01;    clock=0;  }   _cs=1;   ad=(uint)ah;   ad<<=8;   ad|=al;   return(ad); }  void main()  {   uchar j;   sum=0;sum1=0;   sum_final=0;   sum_final1=0;    while(1)  {              for(j=0;j<128;j++)          {             sum1+=read(1);             display(a1,b1,c1,d1);           }            sum=sum1/128;            sum1=0;            sum_final1=(sum/4095)*5;            sum_final=sum_final1*1000;            a1=(int)sum_final/1000;            b1=(int)sum_final%1000/100;            c1=(int)sum_final%1000%100/10;            d1=(int)sum_final%10;            display(a1,b1,c1,d1);           }         } 

    标签: 2543 TLC

    上传时间: 2013-11-19

    上传用户:shen1230

  • FPGA连接DDR2的问题讨论

    我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB),分立器件选用8片MT47H512M8。设计目标:当客户使用内存条时,8片分立器件不焊接;当使用直接贴片分立内存颗粒时,SODIMM内存条不安装。请问专家:1、在设计中,先用Xilinx MIG工具生成DDR2的Core后,管脚约束文件是否还可更改?若能更改,则必须要满足什么条件下更改?生成的约束文件中,ADDR,data之间是否能调换? 2、对DDR2数据、地址和控制线路的匹配要注意些什么?通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配,哪种匹配方式更好? 3、V4中,PCB LayOut时,DDR2线路阻抗单端为50欧,差分为100欧?Hyperlynx仿真时,那些参数必须要达到那些指标DDR2-667才能正常工作? 4、 若使用DDR2-667的SODIMM内存条,能否降速使用?比如降速到DDR2-400或更低频率使用? 5、板卡上有SODIMM的插座,又有8片内存颗粒,则物理上两部分是连在一起的,若实际使用时,只安装内存条或只安装8片内存颗粒,是否会造成信号完成性的影响?若有影响,如何控制? 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用,构成一个(max:8GB)的DDR2单元?若能,则布线阻抗和FPGA的DCI如何控制?地址和控制线的TOP图应该怎样? 7、DDR2和FPGA(VREF pin)的参考电压0.9V的实际工作电流有多大?工作时候,DDR2芯片是否很烫,一般如何考虑散热? 8、由于多层板叠层的问题,可能顶层和中间层的铜箔不一样后,中间的夹层后度不一样时,也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层?

    标签: FPGA DDR2 连接 问题讨论

    上传时间: 2013-10-12

    上传用户:han_zh

  • C51 V8 专业开发工具

    Keil C51 V8 专业开发工具(PK51)   PK51是为8051系列单片机所设计的开发工具,支持所有8051系列衍生产品,,支持带扩展存储器和扩展指令集(例如Dallas390/5240/400,Philips 51MX,Analog Devices MicroConverters)的新设备,以及支持很多公司的一流的设备和IP内核,比如Analog Devices, Atmel, Cypress Semiconductor, Dallas Semiconductor, Goal, Hynix, Infineon, Intel, NXP(founded by Philips), OKI, Silicon Labs,SMSC, STMicroeleectronics,Synopsis, TDK, Temic, Texas Instruments,Winbond等。 通过PK51专业级开发工具,可以轻松地了解8051的On-chip peripherals与及其它关键特性。 The PK51专业级开发工具包括… l          μVision Ø         集成开发环境 Ø          调试器 Ø         软件模拟器   l          Keil 8051扩展编译工具 Ø         AX51宏汇编程序 Ø         ANSI C编译工具 Ø         LX51 连接器 Ø         OHX51 Object-HEX 转换器 l          Keil 8051编译工具 Ø         A51宏汇编程序 Ø         C51 ANSI C编译工具 Ø         BL51 代码库连接器 Ø         OHX51 Object-HEX 转换器 Ø         OC51 集合目标转换器   l          目标调试器 Ø         FlashMON51 目标监控器 Ø         MON51目标监控器 Ø         MON390 (Dallas 390)目标监控器 Ø         MONADI (Analog Devices 812)目标监控器 Ø         ISD51 在系统调试   l          RTX51微实时内核   你应该考虑PK51开发工具包,如果你… l          需要用8051系列单片机来开发 l          需要开发 Dallas 390 或者 Philips 51MX代码 l          需要用C编写代码 l          需要一个软件模拟器或是没有硬件仿真器 l          需要在单芯片上基于小实时内核创建复杂的应用

    标签: C51 V8 开发工具

    上传时间: 2013-10-30

    上传用户:yy_cn

  • PCB叠层阻抗工具Si8000破解版下载

    资料介绍说明: si8000m破解版带破解文件crack si8000m是全新的边界元素法场效解算器,建立在我们熟悉的早期POLAR阻抗设计系统易用使用的用户界面之上。si8000m增加了强化建模技术,可以预测多电介质PCB的成品阻抗,同时考虑了密集差分结构介电常数局部变化。 建模时常常忽略了便面图层,si8000m模拟图层与表面线路之间的阻焊厚度。这是一种更好的解决方案,可根据电路板采用的特殊阻焊方法进行定制。新的si8000m还提取偶模阻抗和共模阻抗。(偶模阻抗是党俩条传输线对都采用相同量值,相同级性的信号驱动,传输线一边的特性阻抗.)在USB2.0和LVDS等高速系统中,越来越需要控制这些特征阻抗。

    标签: 8000 PCB Si 叠层

    上传时间: 2013-11-05

    上传用户:古谷仁美