基于CPLD-FPGA的半整数分频器的设计，用于设计EDA
上传时间： 2013-09-03
上传用户：pioneer_lvbo
数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。\r\n
上传时间： 2013-09-04
上传用户：a471778
半整数分频器电路的VHDL源程序，供大家学习和讨论。\r\n
上传时间： 2013-09-04
上传用户：fdfadfs
JTAG仿真器CPLD
上传时间： 2013-09-05
上传用户：xuanjie
利用FPGA实现的可编程综合采样器\r\nAProgrammableIntegratedSamplerUsingFPGA
上传时间： 2013-09-06
上传用户：z754970244
viterbi译码器的一种fpga实现.是一个cs252\r\n的project的result\r\n供大家研究用
上传时间： 2013-09-06
上传用户：dsgkjgkjg
Altium Designer 6.0保留了包括全面集成化的版本控制系统的图形化团队设计功能，例如：内嵌了文档历史管理系统、新增强大的可以检测原理图与PCB 文件的差异的工程比较修正功能、元件到文档的链接功能。Altium Designer 6.0 存储管理器可以帮助比较并恢复旧的工程文件功能的高级文件控制和易用的备份管理；比较功能不仅能查找电气差异，也包括原理图与PCB 文档间图形变化；还提供无需第三方版本控制系统的完整的本地文件历史管理功能。强大的设计比较工具不仅可以随时用于同步原理图工程到PCB，也可以被用于比较两个文档，例如：两个网表、两张原理图、网表和PCB等等。还可以是元件与连通性比较。
标签： Designer Protel Altium 6.0
上传时间： 2013-11-03
上传用户：RQB123
D-06 ALLEGRO 是通用型的GSM拨号器和控制器，它既可以用于家庭又可以用于工业自动控制，用于安全防范或远程数据传输工程，触发任何一个输入端将会使得该装置以短信的方式发送报告到已编好程的电话号码上或直接打电话，通过发送特定的短信到该装置上，你可以打开或关闭远端控制输出端。基本设定是，GD-06提供4个输入触发端和3个输出端。 可以通过对该装置发送短信进行编程或通过互联网用捷豹GSMLINK网页进行编程。 专业模式允许所有的输入和输出端的全面编程，触发监听模式，GPRS数据通讯和模拟数据发送。
上传时间： 2013-10-22
上传用户：panjialaodi
genesis9.0算号器提供genesis算号器使用视频。安装文件一定要放在小写英文路径下，中文不行，有大写字母的英文也不行。1.算号器的只是算gnd的号，要算get的号，需要参考算号器的步骤。注意选择破解有效时间。2.7天过期，30天过期，永不过期等。注意要用自己机器识别号去算，在get运行弹出来的序号对话框里，有机器识别号。3.安装完成，启动时，填写进入用户名和密码时，一定不能用鼠标。直接用回车键，否则失效。密码框内的密码不可见，输完直接回车，即可进入genesis界面。
上传时间： 2014-12-23
上传用户：swaylong
笔者以Freescale的S08系列8位微处理器MC9S08SL8为核心，为某电动汽车设计了一款仪表盘信号转换器，实现了电机转速检测、与电机控制器的LIN通信、原车仪表信号模拟等功能。利用芯片内部资源特性设计了其硬件结构及电路，根据仪表盘的原理和工作方式设计了软件流程，装车试验运行稳定，有很高的实用价值。
上传时间： 2013-11-23
上传用户：lili123
