虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

原型设计

原型设计是交互设计师与PD、PM、网站开发工程师沟通的最好工具。而该块的设计在原则上必须是交互设计师的产物,交互设计以用户为中心的理念会贯穿整个产品。利用交互设计师专业的眼光与经验直接导致该产品的可用性。
  • 基于FPGA原型的GPS基带验证系统设计与实现

    随着SoC设计复杂度的提高,验证已成为集成电路设计过程中的瓶颈,而FPGA技术的快速发展以及良好的可编程特性使基于FPGA的原型验证越来越多地被用于SoC系统的设计过程。本文讨论了GPS基带的验证方案以及基于FPGA的设计实现,并对验证过程中的问题进行了分析,并提出相应的解决办法。

    标签: FPGA GPS 原型 基带

    上传时间: 2014-08-04

    上传用户:1184599859

  • 本人课程设计时做的一个用struts框架实现的基于cmmi2的项目管理系统的原型。还有部分功能尚未实现

    本人课程设计时做的一个用struts框架实现的基于cmmi2的项目管理系统的原型。还有部分功能尚未实现,只能先留在那儿了。

    标签: struts cmmi2 计时

    上传时间: 2015-01-25

    上传用户:ddddddos

  • ORACLE数据库实现的原型法设计.caj讲述了数据苦基本设计思想

    ORACLE数据库实现的原型法设计.caj讲述了数据苦基本设计思想

    标签: ORACLE caj 数据库 原型

    上传时间: 2014-12-07

    上传用户:lvzhr

  • 一套分词算法. 也是我的毕业设计的原型. 该分词算法,使分词速度达到2~8万/秒.而且没有使用线程.如果使用线程,速度可达几十万每秒以上

    一套分词算法. 也是我的毕业设计的原型. 该分词算法,使分词速度达到2~8万/秒.而且没有使用线程.如果使用线程,速度可达几十万每秒以上

    标签: 算法 速度 线程

    上传时间: 2014-01-07

    上传用户:haoxiyizhong

  • 华为FPGA设计流程指南:本部门所承担的FPGA设计任务主要是两方面的作用:系统的原型实现和ASIC的原型验证。编写本流程的目的是:在于规范整个设计流程

    华为FPGA设计流程指南:本部门所承担的FPGA设计任务主要是两方面的作用:系统的原型实现和ASIC的原型验证。编写本流程的目的是:在于规范整个设计流程,实现开发的合理性、一致性、高效性。形成风格良好和完整的文档。实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。便于新员工快速掌握本部门FPGA的设计流程。

    标签: FPGA ASIC 设计流程 华为

    上传时间: 2016-04-26

    上传用户:lmeeworm

  • 由NI仪器编写 主要关于设计、原型到系统实现的统一平台——图形化设计嵌入式系统

    由NI仪器编写 主要关于设计、原型到系统实现的统一平台——图形化设计嵌入式系统

    标签: 仪器 编写 原型

    上传时间: 2014-01-11

    上传用户:kikye

  • 设计一个原型滤波器

    设计一个原型滤波器,以此为基础,可以设计出很好的滤波器组。

    标签: 原型 滤波器

    上传时间: 2017-05-15

    上传用户:天涯

  • 为设计一种正交镜像滤波器组(QM F)的原型滤波器

    为设计一种正交镜像滤波器组(QM F)的原型滤波器,使川高边瓣衰减(SLFO R的可变性和组合窗函 数设计了低通原型滤波器,并且应川线性优化使近似重构的误差最小结果表明,该方法程序运行简单,优化 算法使计算机处理的速度加快,而且高边瓣衰减(SLFOR)组合窗减少了能量的泄漏,防止了子带间的混叠

    标签: 滤波器 QM 正交镜像 原型

    上传时间: 2017-08-30

    上传用户:tuilp1a

  • 基于FPGA的SoC原型验证的设计与实现

    该文档为基于FPGA的SoC原型验证的设计与实现简介文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………

    标签: fpga soc

    上传时间: 2021-11-18

    上传用户:

  • MPEG2视频解码器的FPGA设计.rar

    MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准,其优秀性使之成为过去十年应用最为广泛的标准,也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容,建立系统级设计方案,设计FPGA原型芯片,并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面: 1.完成解码系统的体系结构的设计,采用了自顶而下的设计方法,实现系统的功能单元的划分;根据其视频解码的特点,确定解码器的控制方式;把视频数据分文帧内数据和帧间数据,实现两种数据的并行解码。 2.实现了具体模块的设计:根据本文研究的要求,在比特流格式器模块设计中提出了特有的解码方式;在可变长模块中的变长数据解码采用组合逻辑外加查找表的方式实现,大大减少了变长数据解码的时间;IQ、IDCT模块采用流水的设计方法,减少数据计算的时间:运动补偿模块,针对模块数据运算量大和访问帧存储器频繁的特点,采用四个插值单元同时处理,增加像素缓冲器,充分利用并行性结构等方法来加快运动补偿速度。 3.根据视频解码的参考软件,通过解码系统的仿真结果和软件结果的比较来验证模块的功能正确性。最后用FPGA开发板实现了解码系统的原型芯片验证,取得了良好的解码效果。 整个设计采用Verilog HDL语言描述,通过了现场可编程门阵列(FPGA)的原型验证,并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。经过实际视频码流测试,本文设计可以达到MPEG-2视频主类主级的实时解码的技术要求。

    标签: MPEG2 FPGA 视频解码器

    上传时间: 2013-07-27

    上传用户:ice_qi