虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

压缩模

  • 基于FPGA的JPEG图像压缩芯片设计

    该文探讨了以FPGA(Field Programmable Gates Array)为平台,使用HDL(Hardware Description Language)语言设计并实现符合JPEG静态图象压缩算法基本模式标准的图象压缩芯片.在简要介绍JPEG基本模式标准和FPGA设计流程的基础上,针对JPEG基本模式硬件编码器传统结构的缺点,提出了一种新的改进结构.JPEG基本模式硬件编码器改进结构的设计思想、设计结构和Verilog设计实现在其后章节中进行了详细阐述,并分别给出了改进结构中各个模块的单独测试结果.在该文的测试部分,阐述利用实际图像作为输入,从FPGA的输出得到了正确的压缩图像,计算了相应的图像压缩速度和图象质量指标,并与软件压缩的速度和结果做了对比,提出了未来的改进建议.

    标签: FPGA JPEG 图像压缩 芯片设计

    上传时间: 2013-04-24

    上传用户:Andy123456

  • 基于FPGA的视频压缩IP核设计

    结合视频压缩的理论以及IP核设计中对于仿真验证的要求,本文设计了视频压缩IP核FPGA仿真验证平台.其硬件子平台以Xilinx公司XC2V3000为核心,针对视频压缩IP核应用仿真要求设计外围电路,构建一个视频压缩IP核的硬件仿真原型,采用运行于上位机上的控制和驱动软件作为软件解码子平台.同时还设计了完全独立于硬件之外的ModelSim软件仿真验证平台.以FPGA仿真验证平台为载体,本文设计了基于H.263协议的视频压缩IP核.经过ModelSim下的软件平台仿真调试与硬件平台调试相结合的手段,作者完成了视频压缩IP核的仿真验证.

    标签: FPGA 视频压缩 IP核

    上传时间: 2013-05-31

    上传用户:ikemada

  • 电子电路\模拟电子电路\硬件工程师必读攻略数模混合设计

    工程师必读攻略数模混合设计,将进一步提高工程设计人员的数模混合设计的水平

    标签: 电子电路 模拟电子电路 数模混合 硬件工程师

    上传时间: 2013-04-24

    上传用户:小草123

  • 工具软件\图片汉字取模字库生成查看套件

    5月1日凌晨发布第一测试版 功能介绍: 1.生成中英文数字混合的字符串的字模数据. 2.可选择字体,大小,并且可独立调整文字的长和宽,生成任意形状的字符。 3.各种旋转,翻转文字功能 4.任意调整输出点阵大小,并任意调整字符在点阵中的位置。 5.字模数据输出可自定义各种格式,系统预设了C语言和汇编语言两种格式,并且可自己 定义出新的数据输出格式;每行输出数据个数可调。 6.支持四种取模方式:逐行(就是横向逐行取点),逐列(纵向逐列取点),行列(先 横向取第一行的8个点作为第一个字节,然后纵向取第二行的8个点作为第二个字节……), 列行(先纵向取第一列的前8个点作为第一个字节,然后横向取第二列的前8个点作为第二个 字节……) 7.支持阴码(亮点为1),阳码(亮点为0)取模 8.支持纵向(第一位为低位)(,倒向第一位为高位)取模 9.输出数制可选16进制或10进制 10.可生成索引文件,用于在生成的大量字库中可快速检索到需要的汉字 11.动态液晶面板彷真,可调节彷真面板象素点大小和颜色 12.图形模式下可任意用鼠标作画,左键画图,右键擦图。 12.旋转,翻转,平移等字符模式下的功能也可用与对BMP图象的处理 版本为pctolcd1.94 5月1日晚上发布第二测试版 更新如下: 1.增加锁定点阵大小功能,例如可锁定24X24点阵大小,然后调节独立调节字点阵的大小 2.增加热键功能,可用光标配合Ctrl,Shift对文字大小和位置修改 3.增加精简输出格式选项 4.把文字输入框换成了文字输入组合框,这样就可以保存历史纪录。 5.输出数据会自动清除以前的数据 6.可隐藏自定义格式,简化操作 7.一些小的BUG修正。 版本为pctolcd2.03 5月3日凌晨发布第三测试版 更新如下: 1.增加了一些小东西,例如演示动画一类的,我懒的一一写了 2.改掉一些可恶的小BUG,例如点阵输入框的自动完成。 3.增加大量文字处理和导入TXT文本文件功能,并且可以去除文本中的空白和重复字符, 可以对文本进行排序,适合于生成小字库。我这里测试是3万多字的TXT文件在2分钟内转成16X16点阵的字库文件。 版本号为pctolcd2.53 由于本软件侧重于对字符的处理,所以在图象方面功能较弱,请见晾。 5月8日发布正式版 正式版已经开始朝着液晶字库生成软件的方向进化了,我在后来的更新中把主要精力也放 在这部分,由于我目前还没有发现有同类的软件具备这个功能,也无法得到任何的参考,只能 自己摸索前进,所以如果还有不方便的地方请大家多提意见. 具体更新如下: 1.重写大部分的内核代码以配合汉字库生成的功能,目前这个内核已经进行了反复的测试, 相信稳定性和速度较前一版本有了巨大的提高. 2.去掉那个比较愚蠢的热键区了,因为用处不大 3.增加汉字库生成功能,这是最重要的改进之处,下文将详细介绍. 4.修正许多小BUG,使软件更加成熟些. 5月12日发布完美版 这次发布的PCtoLCD2002完美版与前一版本相比没有增加太多的功能,因为我觉得现有的这些功能已经足够用于生成各种字模的需要了,所以完美版的主要工作是反复测试,精心去除各种BUG,以及调节一些细微之处,目的当然就是追求完美!不过世上不会有真正完美的东西,这个软件也不例外,而且这个软件从头至尾全部是我一个人编写完成,精力有限,难免会顾此失彼,如果大家发现了这个版本中存在的BUG,请及时告诉我。 更新说明: 1。界面采用新的字体,不会再有那种难看的黑色粗体字,比以前的要漂亮多了。 2。加入全面的提示帮助,尽量减少普通用户的各种疑惑。 3。修正生成文件的扩展名的一些BUG,不会总是加上FON的扩展名了。 4。修正生成字模数据的一些格式BUG,现在生成的C51格式字模数据基本上可以直接粘贴到源程序中使用而不需要修改了 5。加入新的字模数据格式调整项,允许用户更自由的定制自己需要的数据格式 6。最重要的更新:全面支持保存当前设置功能,用户设置的字模格式,主窗口状态和字库生成窗口选项信息均可保存,下一次打开窗口时不用重新设置。 7。修正了新建图象时会自动跳到图形模式的BUG 8。增加输出紧凑格式数据选项,可以生成不包含空白行的字模数据。 9。完善了每行数据显示个数的功能,可以任意设置每行显示的数据个数,并同时可以设置每行索引数据显示个数。 10。修正了取模说明的一些错误,并改动了格式。 11。现在当用户选择10进制输出时,会自动去掉生成字模数据前的“0x",或后面的“H”,选择16进制时则会自动加上。 12。对各个窗体重新设计以全面适应最大化的需要,如果您觉得当前窗口不够大,可以最大化使用。 13。增加生成英文点阵字库功能,可自动生成ASCII码从0-127的任意点阵字库,使用方法同生成国标点阵字库功能。 14。再次优化代码,去掉各种调试信息,使程序速度再快一些。 15。还有许多细微的调整我记不清了…… 需要注意的地方: 在测试的过程中我发现了一个问题:在WIN98或WINME下当用户直接生成特大点阵的字模时(例如320*320,1024*768的汉字字模),此时由于数据量非常庞大,而WIN98/WINME会有64K的数据容量限制,所以在主窗口中是无法得到全部的字模数据的,这时您需要使用字库生成功能,通过形成一个数据文件才能得到完整的字模数据。 我认为到现在这个软件功能已经很完善了,但可能使用上有点不方便,如果你有什么不明白 的地方,可以发帖子或发MAIL询问

    标签: 软件 汉字 取模 字库

    上传时间: 2013-07-26

    上传用户:sssnaxie

  • 点阵液晶取模软件

    用于点阵取模,不管是8*8,还是16*16,让你得心应手

    标签: 点阵 液晶取模 软件

    上传时间: 2013-04-24

    上传用户:huangping588

  • 常模算法的FPGA实现

    常模信号是一类非常重要的信号,而专门应用于常模信号的常模算法[1]具有复杂度较低、实现起来比较简单、对阵列模型的偏差不敏感等显著的优点。因此,常模算法引起了众多学者的广泛关注。近年来,常模算法在多用户检测领域[2]的研究越来越受到诸多学者的关注。不仅如此,常模算法在其他领域也是备受瞩目,如常模算法在盲均衡以及波束形成等领域的应用也是目前研究的热点。除此之外,常模算法已经不仅仅局限在应用于常模信号,也可应用于多模信号[3]等。 本文对常模算法在多用户检测领域的应用以及FPGA[4]实现作了较多的研究工作,共分六章进行阐述。第一章为绪论,介绍了论文相关背景和本文的结构;第二章首先对常模算法作了理论分析,并改进了传统的2-2型常模算法,我们称之为M2-2CMA,它在误码率性能上有一些改善;之后在MATLAB平台上搭建了仿真平台,分析了常模算法在多用户检测中的应用;第三章研究了相关文献,简单介绍了FPGA概念及其设计流程和设计方法,并对VerilogHDL以及Quartus软件做了简要介绍;第四章则详细介绍了常模算法的FPGA实现,用一种基于统计数据的方法确定了数据位长及精度,提出了其实现的系统框图,并详细阐述了各主要模块的设计与实现,同时给出了最后的报告文件以及最高数据处理速度;第五章则在MATLAB平台和QuartuslI的基础上搭建了一个仿真平台,借助于平台分析了2-2型常模算法移植到FPGA平台后的性能,对不同的精度对系统性能的影响做了讨论,也统计了不同信噪比、多址干扰下的误码率性能。最后一章是对全文的总结和对未来的展望。

    标签: FPGA 算法

    上传时间: 2013-06-23

    上传用户:hzy5825468

  • 带码率控制的近无损图像压缩

    数字图像的压缩是解决图像数据量大、存储和传输困难的基本措施。图像压缩的方法很多,一般可分为有损压缩和无损压缩两大类。有损压缩允许一定程度的信息丢失,在满足实际应用的条件下能够取得较高的压缩比;无损压缩不允许信息丢失,但是压缩比难以提高。在医学图像、遥感图像等应用领域,对于图像的压缩比和失真度都有着较高要求,因此需要采用近无损压缩的方法。近无损压缩是有损压缩和无损压缩的一个折衷,允许一定的失真,能够获得高保真还原图像的同时,得到比无损压缩更高的压缩比。 JPEG-LS是连续色调静止图像无损和近无损压缩的国际标准,算法复杂度低,压缩性能优越,但是JPEG-LS对不同图像压缩时压缩比不可控制。本文在研究JPEG-LS近无损图像压缩算法的基础上,针对具体应用背景,提出了一种基于块的近无损压缩方法。进一步利用图像局部纹理特性分析,对不同特性的区域容忍不同的信息丢失程度,实现了对图像压缩的码率控制。针对某工程应用中的具体要求,我们以FPGA为平台,采用Verilog HDL语言对改进算法进行了硬件实现。 实验结果证明,这种基于块的具有码率控制的近无损图像压缩算法,在实现较为精确的码率控制的同时,能够获得较高的还原图像质量,而且硬件实现复杂度低,能够满足对图像的实时压缩要求。

    标签: 码率控制 图像压缩

    上传时间: 2013-06-18

    上传用户:zzbbqq99n

  • 图像压缩和AES加密算法的实现

    本文对基于FPGA的CCSDS图像压缩和AES加密算法的实现进行了研究。主要完成的工作有: (1)深入研究CCSDS图像压缩算法,并根据其编码方案,设计并实现了相应的编解码器。从算法性能和硬件实现复杂度两个方面,将该算法与具有类似算法结构的JPEG2000和SPIHT图像压缩算法作比较分析; (2)利用硬件描述语言VerilogHDL实现CCSDS图像压缩算法和AES加密算法; (3)优化算法复杂度较大的功能模块,如小波变换模块等。使用双端口内存模块增加数据读写速度,利用DSP块处理核心运算单元,从而很大程度上提高了模块的运行速度,并降低了芯片的使用面积; (4)设计并实现系统的模块级流水线,在几乎不增加占用芯片面积的情况下,提高了系统的数据吞吐量; (5)在QuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。在硬件系统测试阶段,设计并实现FPGA与PC机的串口通信模块,提高了系统验证的工作效率。

    标签: AES 图像压缩 加密算法

    上传时间: 2013-05-19

    上传用户:1757122702

  • 基于FPGA的JPEG压缩系统设计与实现

    对弓网故障的检测在列车提速的今天显得尤其重要,原始故障图像数据量的巨大使实时存储和传输故障图像极其困难。JPEG作为一种低复杂度、高压缩比的图像压缩标准在多媒体、网络传输等领域得到广泛的应用。和相同图像质量的其它常用文件格式(如GIF,TIFF,PCX)相比,JPEG是目前静态图像中压缩比最高的。 FPGA以其设计灵活、高速的卓越特性,逐渐成为许多应用中首先器件,尤其是与Verilog和VHDL等语言的结合,大大变革了电子系统的设计方法,加速了系统的设计进程。 本文旨在研究并实现一种实时采集并对特定帧进行压缩传输的方法。通过采用可编程逻辑器件FPGA来实现整个采集、显示、压缩和传输,使系统具有可定制、高速度等优点。 本文首先介绍了开发硬件可编程逻辑门阵列FPGA及其开发语言Veridlog,并介绍了FPGA的设计方法及开发流程;接着介绍了PAL制视频采集的相关知识及设计,其中主要包括基于I2C总线的模拟视频解码控制、视频的数字化ITU-R BT.601标准介绍及视频同步信号的获取、基于SDRAM的视频帧存储、VGA显示控制设计;随后介绍了JPEG标准,并根据故障检测的特点,设计了针对灰度图像压缩的JPEG编码器,设计中先分别对组成JPEG编码器的二维DCT变换模块、量化模块、Z字扫描模块、变换直流系数的差分脉冲编码模块、交流系数的游程编码模块、哈夫曼编码模块及打包模块进行了仿真测试,然后再对整个JPEG编码器进行了测试;最后设计了单帧视频的SRAM缓存,并将缓存的源图像采用本文设计的JPEG编码器进行压缩,再设计一个仅包含发送功能的UART 将压缩后的码流传输到PC机,在PC机上通过将接收的码流以ASCⅡ码的形式还原为采集图片。 本文实现了整个采集压缩系统,同时也进一步验证了本文设计的灰度图像JPEG编码器的正确性。相信本文无论是对弓网故障的图像检测,还是对于JPEG编码器的芯片设计都有一定的参考价值。

    标签: FPGA JPEG 压缩系统

    上传时间: 2013-04-24

    上传用户:cuiqiang

  • 基于FPGA的图像处理算法及压缩编码

    本文以“机车车辆轮对动态检测装置”为研究背景,以改进提升装置性能为目标,研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上实现图像采集控制、图像处理算法、JPEG(Joint Photographic Expert Group)压缩编码标准的基本系统。本文使用硬件描述语言Verilog,以RedLogic的RVDK开发板作为硬件平台,在开发工具OUARTUS2 6.0和MODELSIM SE 6.1B环境中完成软核的设计与仿真验证。 数据采集部分完成的功能是将由模拟摄像机拍摄到的图像信号进行数字化,然后从数据流中提取有效数据,加以适当裁剪,最后将奇偶场图像数据合并成帧,存储到存储器中。数字化及码流产生的功能由SAA7113芯片完成,由FPGA对SAA7113芯片初始化设置、控制,并对数字化后的数据进行操作。 图像处理算法部分考虑到实时性与算法复杂度等因素,从装置的图像处理流程中有选择性地实现了直方图均衡化、中值滤波与边缘检测三种图像处理算法。 压缩编码部分依据JPEG标准基本系统顺序编码模式,在FPGA上实现了DCT(Discrete Cosine Transform)变换、量化、Zig-Zag扫描、直流系数DPCM(Differential Pulse Code Modulation)编码、交流系数RLC(Run Length code)编码、霍夫曼编码等主要步骤,最后用实际的图像数据块对系统进行了验证。

    标签: FPGA 图像处理 压缩编码 算法

    上传时间: 2013-04-24

    上传用户:qazwsc