产生高斯脉冲的前15阶导函数。该函数的输入参数为:矢量t定义时间轴;高斯脉冲导函数的阶数k,取值范围[1,15]
上传时间: 2015-09-15
上传用户:huangld
估算并画出高斯脉冲的前15阶导函数的-10dB带宽。函数以下列变量为输入:a的最小值alphamin,
上传时间: 2013-12-11
上传用户:leehom61
Simon Haykin的《Communication Systems》(《通信系统》)的配套MATLAB源代码。包括脉冲调制、随机过程、和差错编码等。
标签: Communication Systems Haykin MATLAB
上传时间: 2014-01-06
上传用户:xiaodu1124
通信控制中常用的脉冲宽度检测程序,VHDL模块化编成实现(原创)
上传时间: 2015-09-15
上传用户:极客
FIR 有限脉冲数字滤波器设计。另外还有无IIR设计的程序,欢迎来函切磋。
上传时间: 2013-12-01
上传用户:wuyuying
该程序为基于粒子滤波的一种新算法,综合MCMC Bayesian Model Selection即MONTE CARLO马尔克夫链的算法,用来实现目标跟踪,多目标跟踪,及视频目标跟踪及定位等,解决非线性问题的能力比卡尔曼滤波,EKF,UKF好多了,是我珍藏的好东西,现拿出来与大家共享,舍不得孩子套不着狼,希望大家相互支持,共同促进.
标签: Selection Bayesian CARLO Model
上传时间: 2013-12-22
上传用户:ynwbosss
基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 9.3.1 脉冲计数器的工作原理 9.3.2 计数模块的设计与实现 9.3.3 parameter的使用方法 9.3.4 repeat循环语句的使用方法 9.3.5 系统函数$random的使用方法 9.3.6 脉冲计数器的Verilog-HDL描述 9.3.7 特定脉冲序列的发生 9.3.8 脉冲计数器的硬件实现
标签: Verilog-HDL parameter 9.3 硬件电路
上传时间: 2013-12-14
上传用户:jeffery
基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 9.4.1 脉冲频率的测量原理 9.4.2 频率计的工作原理 9.4.3 频率测量模块的设计与实现 9.4.4 while循环语句的使用方法 9.4.5 门控信号发生模块的设计与实现 9.4.6 频率计的Verilog-HDL描述 9.4.7 频率计的硬件实现
标签: Verilog-HDL 9.4 脉冲 频率
上传时间: 2013-12-01
上传用户:frank1234
基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示 9.5.1 脉冲周期的测量原理 9.5.2 周期计的工作原理 9.5.3 周期测量模块的设计与实现 9.5.4 forever循环语句的使用方法 9.5.5 disable禁止语句的使用方法 9.5.6 时标信号发生模块的设计与实现 9.5.7 周期计的Verilog-HDL描述 9.5.8 周期计的硬件实现 9.5.9 周期测量模块的设计与实现之二 9.5.10 改进型周期计的Verilog-HDL描述 9.5.11 改进型周期计的硬件实现 9.5.12 两种周期计的对比
标签: Verilog-HDL 周期 9.5 脉冲
上传时间: 2015-09-16
上传用户:皇族传媒
基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 9.6.1 脉冲高电平和低电平持续时间测量的工作原理 9.6.2 高低电平持续时间测量模块的设计与实现 9.6.3 改进型高低电平持续时间测量模块的设计与实现 9.6.4 begin声明语句的使用方法 9.6.5 initial语句和always语句的使用方法 9.6.6 时标信号发生模块的设计与实现 9.6.7 脉冲高低电平持续时间测量的Verilog-HDL描述 9.6.8 脉冲高低电平持续时间测量的硬件实现
标签: Verilog-HDL 低电平 9.6 时间测量
上传时间: 2013-11-30
上传用户:chenlong