MASK译码器设计代码MASK调制方式是采用多电平基带信号对一个高频载波进行平衡调制，得到多种幅度的高频已调波。它在频谱上是载波抑制的双边带信号，单侧边带的带宽等于基带信号本身的带宽，所以整个已调波带宽是基带信号带宽的二倍。 《通信原理》的课程设计
上传时间： 2014-01-22
上传用户：huangld
用CD4013双D触发器做的脉冲4分频器，以及单键触模式灯开关介绍，只用一个触摸电极片，就能完成开灯和关灯，以及多个触摸式开关电路举例
上传时间： 2016-03-01
上传用户：开怀常笑
MTI雷达（动目标检测雷达）能够抑制杂波保留目标信号，本人提供了单延迟线MTI对消器频响，双延迟线MTI对消器频响，利用参差重频消除盲速影响，讨论MTI雷达参差比取不同的值对盲速的影响的matlab仿真源代码。
上传时间： 2013-12-25
上传用户：kristycreasy
Quartus II 5.0下写的一个单总线架构的CPU设计，包括控制器、运算器、译码电路等。模拟的时钟脉冲也给出。已经通过Quartus II 5.0运行。可以给需要设计总线架构CPU的同学一点参考。
上传时间： 2013-12-10
上传用户：familiarsmile
13位巴克码+线形调频信号，进行脉冲压缩处理，中间经过解调处理。
标签： 调频信号
上传时间： 2014-11-22
上传用户：tianyi223
DFT(Discrete Fourier Transformation)是数字信号分析与处理如图形、语音及图像等领域的重要变换工具，直接计算DFT的计算量与变换区间长度N的平方成正比。当N较大时，因计算量太大，直接用DFT算法进行谱分析和信号的实时处理是不切实际的。快速傅立叶变换(Fast Fourier Transformation，简称FFT)使DFT运算效率提高1～2个数量级。其原因是当N较大时，对DFT进行了基4和基2分解运算。FFT算法除了必需的数据存储器ram和旋转因子rom外，仍需较复杂的运算和控制电路单元，即使现在,实现长点数的FFT仍然是很困难。本文提出的FFT实现算法是基于FPGA之上的，算法完成对一个序列的FFT计算，完全由脉冲触发，外部只输入一脉冲头和输入数据，便可以得到该脉冲头作为起始标志的N点FFT输出结果。由于使用了双ram，该算法是流型(Pipelined)的，可以连续计算N点复数输入FFT，即输入可以是分段N点连续复数数据流。采用DIF(Decimation In Frequency)-FFT和DIT(Decimation In Time)-FFT对于算法本身来说是无关紧要的，因为两种情况下只是存储器的读写地址有所变动而已，不影响算法的结构和流程，也不会对算法复杂度有何影响。
标签： Transformation Discrete Fourier DFT
上传时间： 2016-04-12
上传用户：lx9076
在信息信号处理过程中，如对信号的过滤、检测、预测等，都要使用滤波器，数字滤波器是数字信号处理（DSP，DigitalSignalProcessing）中使用最广泛的一种器件。常用的滤波器有无限长单位脉冲响应（ⅡR）滤波器和有限长单位脉冲响应（FIR）滤波器两种[1]，其中，FIR滤波器能提供理想的线性相位响应，在整个频带上获得常数群时延从而得到零失真输出信号，同时它可以采用十分简单的算法实现，这两个优点使FIR滤波器成为明智的设计工程师的首选，在采用VHDL或verilogHDL等硬件描述语言设计数字滤波器时，由于程序的编写往往不能达到良好优化而使滤波器性能表现一般。而采用调试好的IPCore需要向Altera公司购买。笔者采用了一种基于DSPBuilder的FPGA设计方法，使FIR滤波器设计较为简单易行，并能满足设计要求
上传时间： 2016-04-15
上传用户：gut1234567
巴克码生成与测试电路。 当计数脉冲不断进入由Q3Q2Q1组成的三位二进制异步计数器时，3-8译码器的8个输出经反相器后顺序输出高电平。其中五路信号经“或非”后再和其中3路“或”，在Y端便可顺序产生11000100代码序列。
上传时间： 2016-04-18
上传用户：极客
优点：1.对于信噪比高的信号滤波效果好； ％ 2.对于边沿的保护强过阈值滤波，不会产生阈值滤波情况下的过于平滑与Gibbs现象。 ％缺点：1.由于对边沿信号没做任何处理，所以边沿可能会有脉冲噪声保留下来； ％ 2.计算相关系数中，如果计算出来的小波系数点位置偏差大，则相关系数计算受影响； ％ 3.需要迭代运算，迭代的噪声能量阈值选取很重要，这里以开始段无信号处估计噪声； ％ 4.需要迭代运算，所以运算量比阈值法大； ％ 5.受分解层次影响，在大尺度上小波系数点位置偏差更大，相关系数计算不准确。 ％需要具体调整的地方：1.分解的尺度；
上传时间： 2013-12-26
上传用户：wlcaption
这是序列检测器。串行序列产生是指根据时钟和相应的控制信号，产生稳定的单bit输出信号；监测器指根据相应时钟输入的电平序列，监测该序列中是否存在预设的序列，无论从第几个输入开始，只要存在，总能监测到。监测到予以标示。
上传时间： 2013-12-12
上传用户：sammi
