ide86.rar单位脉冲，单位阶跃，正弦函数等连续信号的MATLAB表达式。..
上传时间： 2015-06-09
上传用户：小宝爱考拉
主要研究了超声回波信号的小波分析算法和BP神经网络算法。在超声检测中，作为检测基本数据的脉冲反射回波信号受到电子噪声和结构噪声的干扰，
上传时间： 2014-12-05
上传用户：nanfeicui
数字信号处理的应用之一是从含有加性噪声的信号中去除噪声。现有被噪声污染的信号x[k]=s[k]+d[k],式中： 为原始信号d[k]为均匀分布的白噪声。 （1）分别产生50点的序列s[k]和白噪声序列d[k],将二者叠加生成x[k],并在同一张图上绘出x0[k],d[k]和x[k]的序列波形。 （2）均值滤波可以有效去除叠加在低频信号上的噪声。已知3点滑动平均数字滤波器的单位脉冲响应为h[k]=[1,1,1 k=0,1,2],计算y[k]=x[k]*h[k],在同一张图上绘出前50点y[k],s[k]和x[k]的波形，比较序列y[k]和s[k]。
上传时间： 2015-08-19
上传用户：Andy123456
在信息信号处理过程中，如对信号的过滤、检测、预测等，都要使用滤波器，数字滤波器是数字信号处理（DSP，DigitalSignalProcessing）中使用最广泛的一种器件。常用的滤波器有无限长单位脉冲响应（ⅡR）滤波器和有限长单位脉冲响应（FIR）滤波器两种[1]，其中，FIR滤波器能提供理想的线性相位响应，在整个频带上获得常数群时延从而得到零失真输出信号，同时它可以采用十分简单的算法实现，这两个优点使FIR滤波器成为明智的设计工程师的首选，在采用VHDL或VerilogHDL等硬件描述语言设计数字滤波器时，由于程序的编写往往不能达到良好优化而使滤波器性能表现一般。而采用调试好的IPCore需要向Altera公司购买。笔者采用了一种基于DSPBuilder的FPGA设计方法，使FIR滤波器设计较为简单易行，并能满足设计要求。
上传时间： 2014-01-21
上传用户：ruan2570406
基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 9.4.1 脉冲频率的测量原理 9.4.2 频率计的工作原理 9.4.3 频率测量模块的设计与实现 9.4.4 while循环语句的使用方法 9.4.5 门控信号发生模块的设计与实现 9.4.6 频率计的Verilog-HDL描述 9.4.7 频率计的硬件实现
标签： Verilog-HDL 9.4 脉冲 频率
上传时间： 2013-12-01
上传用户：frank1234
基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示 9.5.1 脉冲周期的测量原理 9.5.2 周期计的工作原理 9.5.3 周期测量模块的设计与实现 9.5.4 forever循环语句的使用方法 9.5.5 disable禁止语句的使用方法 9.5.6 时标信号发生模块的设计与实现 9.5.7 周期计的Verilog-HDL描述 9.5.8 周期计的硬件实现 9.5.9 周期测量模块的设计与实现之二 9.5.10 改进型周期计的Verilog-HDL描述 9.5.11 改进型周期计的硬件实现 9.5.12 两种周期计的对比
标签： Verilog-HDL 周期 9.5 脉冲
上传时间： 2015-09-16
上传用户：皇族传媒
基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 9.6.1 脉冲高电平和低电平持续时间测量的工作原理 9.6.2 高低电平持续时间测量模块的设计与实现 9.6.3 改进型高低电平持续时间测量模块的设计与实现 9.6.4 begin声明语句的使用方法 9.6.5 initial语句和always语句的使用方法 9.6.6 时标信号发生模块的设计与实现 9.6.7 脉冲高低电平持续时间测量的Verilog-HDL描述 9.6.8 脉冲高低电平持续时间测量的硬件实现
标签： Verilog-HDL 低电平 9.6 时间测量
上传时间： 2013-11-30
上传用户：chenlong
信号数据的FFT变换，在8051单片机上，用C语言实现
上传时间： 2014-01-03
上传用户：VRMMO
单片机通过DA对信号采样，然后在液晶显示波形。 功能：采集数据、存储并Y路输出。扩展：A,B路选通，单次/连续触发方式切换， 锁存当前波形，垂直方向增益，垂直方向移动波形
上传时间： 2014-12-19
上传用户：sxdtlqqjl
TH-UWB信号的产生，有随即信号发生器，脉冲位置调制等部分组成。
上传时间： 2015-10-21
上传用户：大三三
