一种具有功耗管理特性的DSP处理器的结构设计。该处理器采用4级流水线和增强型的哈佛并行系统结构及完善的时钟管理模块,提供了一种DSP处理器的集成设计。
上传时间: 2013-10-13
上传用户:星仔
FPGA功耗优化
上传时间: 2014-12-28
上传用户:2218870695
白皮书:采用低成本FPGA实现高效的低功耗PCIe接口 了解一个基于DDR3存储器控制器的真实PCI Express® (PCIe®) Gen1x4参考设计演示高效的Cyclone V FPGA怎样降低系统总成本,同时实现性能和功耗目标。点击马上下载!
上传时间: 2013-11-16
上传用户:huangld
本文主要介绍Cyclone V FPGA的一个很明显的特性,也可以说是一个很大的优势,即:采用低功耗28nm FPGA减少总系统成本
上传时间: 2013-10-26
上传用户:huxiao341000
Cyclone V FPGA功耗优势:采用低功耗28nm FPGA活的最低系统功耗(英文资料)
上传时间: 2013-11-23
上传用户:lijinchuan
针对重构文件的大小、动态容错时隙的长短、实现的复杂性、模块间通信方式、冗余资源的比例与布局等关键问题进行了分析。并对一些突出问题,提出了基于算法和资源多级分块的解决方法,阐述了新方法的性能,及其具有的高灵活性高、粒度等参数可选择、重构布线可靠性高、系统工作频率有保障的优点。
上传时间: 2014-12-28
上传用户:Yue Zhong
赛灵思采用专为 FPGA 定制的芯片制造工艺和创新型统一架构,让 7 系列 FPGA 的功耗较前一代器件降低一半以上。
上传时间: 2013-11-18
上传用户:liaofamous
本白皮书介绍了有关赛灵思 28 nm 7 系列 FPGA 功耗的几个方面,其中包括台积电 28nm高介电层金属闸 (HKMG) 高性能低功耗(28nm HPL 或 28 HPL)工艺的选择。
上传时间: 2013-10-27
上传用户:giraffe
在基于ASIC或FPGA的设计中,设计人员必须认真考虑某些性能标准,他们面临的挑战主要体现在面积、速度和功耗方面。 与ASIC一样,供应商在FPGA设计中也需要应对面积和速度的挑战。随着门数不断增加,FPGA需要更大的面积和尺寸来适应更多的应用,设计工具需要采用更好的算法以便更有效地利用面积。不断演进的FPGA技术也给设计人员带来一系列新的挑战,电源利用率就是其中之一,这对于为手持或便携式设备设计基于FPGA的嵌入式系统来说是急需解决的问题。
上传时间: 2013-11-14
上传用户:wkchong
为了方便在天文观测时对大量变化的数据进行实时监测,提出了一种基于MFC的太阳爆发实时监测动态显示界面的设计方法,并完成了软件界面设计。该方法使用链表来存放实时更新的数据,以实时数据绘制曲线图,并且在每次绘图之前都根据数据的变化重新设定坐标幅度,以实现对数据波动变化的动态显示。该方法已经应用于太阳爆发活动实时监测系统中。实际应用表明,该方法能够实现动态显示更新的数据及绘制曲线图,达到了实际应用要求。
上传时间: 2013-10-28
上传用户:3291976780