基于VHDL8路抢答器系统设计报告，7128S芯片的，有需要的朋友可以
上传时间： 2014-01-01
上传用户：zwei41
PLD设计的定时抢答器报告，有电路原理图，做硬件的朋友可以看看，EPROM7128S的
上传时间： 2016-06-05
上传用户：love_stanford
自动化专业关于FPGA自动打铃器毕业设计，使用的是FPGA，当时得的是A
上传时间： 2014-11-30
上传用户：aig85
220t／h水冷方形分离器循环流化床锅炉的设计及运行.pdf
上传时间： 2013-12-14
上传用户：stella2015
正弦波产生器的一种可行性方案设计，这个方案已在本实验室内得到应用，效果非常好
上传时间： 2013-12-18
上传用户：253189838
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
上传时间： 2016-06-14
上传用户：wpwpwlxwlx
行波型LiNbO_3电光调制器的电极优化设计
上传时间： 2013-12-26
上传用户：从此走出阴霾
A/D转换器TLV2541的设计与应用源代码
上传时间： 2014-01-05
上传用户：1427796291
基于MSP430定时器实现的DAC设计源代码
上传时间： 2016-06-20
上传用户：skhlm
基于VHDL高级综合的水下航行器自控系统集成设计研究，资料详尽，有全套源码，绝对真实！
上传时间： 2014-01-10
上传用户：asasasas
